


# Diplomarbeit

Entwicklung einer

## **FPGA basierten SOPC Audio-Plattform mit konfigurierbarem Steuerinterface**

Birger Zimmermann



Erstprüfer:

Prof. Dr. Ing. Norbert Schmidt

Zweitprüfer:

Prof. Dr. math. Wolfgang Bunse

## Danksagung

An dieser Stelle möchte ich allen herzlich danken, die mich bei der Anfertigung dieser Diplomarbeit unterstützt haben.

Ein ganz besonderer Dank gilt meinen beiden Prüfern, Herrn Prof. Dr. Ing. Norbert Schmidt, der mich durch seine hilfreichen Anregungen sehr unterstützt hat, sowie Herrn Prof. Dr. math. Wolfgang Bunse für seine Bereitschaft, als Zweitgutachter zu fungieren.

Darüber hinaus danke ich Herrn Dipl.-Ing. Frank Engert für die Unterstützung bei der Hardwarebeschaffung.

## Kurzfassung

Gegenstand der hier vorliegenden Arbeit ist die Entwicklung einer Audio-Plattform, die aus Hard- und Software-Komponenten besteht. Das entwickelte System beinhaltet Funktionen zum Aufnehmen und Abspielen von Audiodaten in CD-Qualität. Die Integration eines speziell optimierten FAT-Filesystems ermöglicht eine auf SD-Karten basierende Datenspeicherung. Der integrierte MP3-Decoder kann für Multimedia-Anwendungen eingesetzt werden. Die veränderbare Hardwarebasis (FPGA) ermöglicht verschiedenen Applikationen ein konfigurierbares Steuerinterface. Zur Darstellung der Systemfunktionen wurde eine Jukebox als Referenzanwendung entwickelt. Diese ist mit einem grafischen Benutzerinterface ausgestattet und erlaubt das Abspielen und Aufnehmen von WAV- sowie die Wiedergabe von MP3-Dateien. Der technische Kern der Plattform besteht aus einem FPGA, auf dem das entwickelte System-On-a-Chip (SOC) mit integriertem Softcore-Prozessor die Steuerung einer Anwendung übernimmt. Speziell in dieser Arbeit entworfene IP-Cores unterstützen den Prozessor bei der Kommunikation mit den angeschlossenen Peripheriebausteinen. Eine durch Custom-Instructions realisierte ALU erweitert den Prozessor um mathematische Befehle und ermöglicht damit die MP3-Decodierung in Echtzeit. Im Gegensatz zu vorgefertigten Komponenten wie MP3-Dekodier-Bausteinen oder mikrocontrollerbasierten Lösungen, bietet diese Plattform durch den Einsatz der FPGA Technik ein großes Maß an Flexibilität. Dies erlaubt ein kosten- und zeitoptimiertes System-Design.

## Abstract

Subject of this diploma thesis is the development of a FPGA based embeddable audio platform. It provides functions for audio recording and playback in CD-quality. The optimized FAT file system implementation allows data storage on SD-cards. An integrated MP3 decoder can be used for multimedia application development. The programmable hardware (FPGA) programmed with a full featured system-on-a-chip provides a configurable control interface for different contexts. A jukebox reference application was built to proof the flexibility and capabilities of the developed platform. The application contains a graphical user interface and functions to play and record audio files. Specially designed IP-cores support the embedded soft-core processor in the communication with the peripherals. Custom instructions enhance the power of the processor for MP3-playback. In contrast to off-the-shelf components like MP3 decoder chips and micro controller solutions, this platform provides a high degree of flexibility by using the FPGA technology. This enables cost effective and time optimized system design.

# Inhaltsverzeichnis

<b>Inhaltsverzeichnis.....</b>	<b>1</b>
<b>1      Einleitung.....</b>	<b>4</b>
1.1    Ziel.....	4
1.2    Stand der Technik und vorhandene Lösungen.....	5
1.3    Aufbau der Dokumentation.....	5
<b>2      Instrumentarium und Methodik.....</b>	<b>6</b>
2.1    Entwicklungssystem.....	6
2.2    Schnelleinstieg mit „Hello World“ Programm.....	7
2.3    Hardware Design.....	9
2.3.1    Die Hardwarebeschreibungssprache Verilog.....	9
2.3.2    Quartus II EDA Suite.....	9
2.3.3    IP-Core Design.....	10
2.3.4    System Design.....	12
2.3.5    In-System-Programming.....	15
2.3.6    Verifikation.....	15
2.4    Softwareentwicklung.....	16
2.4.1    Programmiersprache.....	16
2.4.2    Nios II- Entwicklungsumgebung.....	17
2.4.3    Treiber Entwicklung.....	17
2.4.4    System Library Project.....	17
2.4.5    Performance-Messung mit GNU-Profiler und Performance Counter.....	18
2.4.6    Fehlersuche - Debugging.....	19
2.4.7    Software Entwicklungsprozess.....	19
<b>3      Konzept.....</b>	<b>20</b>
<b>4      IP-Core Entwicklung.....</b>	<b>21</b>
4.1    SPI-Master IP-Core.....	21
4.1.1    Ziel.....	22
4.1.2    Konzept.....	22
4.1.3    Implementierung.....	24
4.1.4    Ergebnis.....	29
4.2    WM8731 IP-Core.....	31

4.2.1	Ziel.....	32
4.2.2	Konzept.....	32
4.2.3	Implementierung.....	33
4.2.4	Ergebnis.....	40
4.3	64-Bit-ALU IP-Core.....	41
4.3.1	Ziel.....	41
4.3.2	Konzept.....	41
4.3.3	Implementierung.....	42
4.3.4	Ergebnis.....	45
4.4	Opencores.org IPs.....	46
<b>5</b>	<b>Systementwicklung.....</b>	<b>47</b>
5.1	Konzept.....	47
5.2	Implementierung.....	48
5.2.1	Projektstruktur.....	48
5.2.2	SOPC-Builder-Projekt.....	49
5.2.3	System-Generierung und Synthese (Kompilierung).....	52
5.2.4	FPGA-Ressourcen-Verbrauch.....	53
5.3	Ergebnis.....	53
<b>6</b>	<b>Softwareentwicklung.....</b>	<b>54</b>
6.1	Audio-Plattform-Softwarebibliothek.....	54
6.1.1	Datenspeicherung.....	55
6.1.2	Audio.....	58
6.1.3	Grafisches Benutzerinterface.....	61
6.1.4	Steuerung.....	64
6.1.5	Integration der Softwarebibliothek.....	65
6.2	MP3-Decoder Integration.....	66
6.2.1	Implementierung.....	66
6.2.2	Verwendungshinweise.....	68
6.2.3	Ergebnis.....	68
6.3	Entwicklung der „open juke“-Referenzanwendung.....	69
6.3.1	Ziel.....	69
6.3.2	Konzept.....	69
6.3.3	Zustandsautomat.....	70
6.3.4	Implementierung.....	70
6.3.5	Ergebnis.....	72

<b>7</b>	<b>Zusammenfassung und Ausblick.....</b>	<b>73</b>
	<b>Anhang.....</b>	<b>74</b>
	<b>Abbildungsverzeichnis.....</b>	<b>194</b>
	<b>Quelltextverzeichnis.....</b>	<b>197</b>
	<b>Tabellenverzeichnis.....</b>	<b>199</b>
	<b>Abkürzungsverzeichnis.....</b>	<b>201</b>
	<b>Literaturverzeichnis.....</b>	<b>203</b>

# 1 Einleitung

Eingebettete Audioapplikationen, z.B. eingesetzt als Warnsystem im Auto oder Instruktionssystem an Maschinen, benötigen spezielle, von örtlichen Gegebenheiten abhängige Steuerungs- und Kommunikationsschnittstellen. Dies können einfache Taster oder komplexe Busanbindungen, wie der CAN- oder LIN-Bus, sein. Um den Entwicklungsaufwand für neue Systeme zu reduzieren und damit die Kosten zu senken, ist es sinnvoll eine möglichst flexible und konfigurierbare technische Basis für vielfältige Anwendungen zu schaffen. Eine Plattform aus Hard- und Software-Komponenten, die grundlegende, in diesem Umfeld benötigte Funktionen in modulärer Form bereitstellt. Die Zielgruppe dieses Frameworks sind Anwendungsentwickler, Produktdesigner und Ingenieure der Elektrotechnik, die das System zur Implementierung spezieller Anwendungen nutzen und erweitern können.




Abbildung 1: Implementierungsbeispiel Instruktionssystem

## 1.1 Ziel

Das Ziel der vorliegenden Arbeit ist die Realisierung der oben beschriebenen Plattform als System-on-a-Chip (SOC) in einem FPGA. Darüber hinaus wird eine Referenzanwendung entwickelt, mit der die Nutzbarkeit des Systems dargestellt wird. Das System wird mit folgenden Funktionen erstellt:

- Aufnehmen und Abspielen von Audiodateien in CD-Qualität<sup>1</sup>
- FAT-Filesystem-basierte Datenspeicherung auf SD-Karte
- Konfigurierbares, touchscreen-basiertes, grafisches Benutzerinterface
- PS/2 Tastatur-Steuerung
- Abspielen von MP3-Dateien

<sup>1</sup> CD-Qualität: 16 Bit, 44,1 kHz Stereo

## 1.2 Stand der Technik und vorhandene Lösungen

Im Rahmen dieser Arbeit wurde keine ausführliche Marktanalyse durchgeführt. Eine Internetrecherche lässt jedoch folgende Markttendenzen erkennen: Es gibt auf der einen Seite statische, mikrocontroller-basierte Systeme, die überwiegend auf der ARM-Architektur aufbauen. Diese werden vom Hersteller zusätzlich mit diversen Peripherie-Schnittstellen ausgestattet um viele Anwendungsbereiche abzudecken. Ein Beispiel ist der von NXP entwickelte LPC2880, der neben einem ARM Kern einen 16-Bit Audio-CODEC und eine MMC/SD-Karten-Schnittstelle integriert . Auf der anderen Seite gibt es konfigurierbare Systeme, die, wie das vorliegende, durch IP-Cores erweitert werden können. Ein Beispiel ist die vom Fraunhofer Institut entwickelte Audio-Plattform , die auf einem von ARC-International hergestellten ARCTangent™-A4 Softcore basiert .




Abbildung 2: Fraunhofer Audio-Plattform, Quelle: Fraunhofer Institute, CorePool, 2002

## 1.3 Aufbau der Dokumentation

Die Gliederung der Arbeit folgt chronologisch den durchgeführten Entwicklungsschritten. Ausgehend von der Beschaffung des Entwicklungssystems bis hin zur Erstellung der Beispielapplikation. Literaturangaben sind in eckige Klammern gestellt und im Text fortlaufend nummeriert. Programmquelltext, Signal- und Dateinamen sowie Variablen sind typographisch durch den Schrifttyp Courier-New hervorgehoben. Eigennamen, wie *Nios II*, sind kursiv gestellt. Weiterführende Informationen, wie Programmquelltexte, verwendete Werkzeuge und Messergebnisse sind in den Anhang eingefügt.

## 2 Instrumentarium und Methodik

Im Folgenden werden die zur Erstellung dieser Arbeit verwendeten Werkzeuge und angewandten Methoden beschrieben. Die Darlegung umfasst die Wahl des Entwicklungssystems sowie die damit verbundene Software und die durchgeführten Entwicklungsabläufe für IP-Core-, System- und Softwareentwicklung. Verwendete Werkzeuge werden zusätzlich mit Angabe der Bezugsquelle in der Tabelle 32 im Anhang aufgeführt.

### 2.1 Entwicklungssystem

In der Vorbereitungsphase wurde das Entwicklungssystem *Nios II Embedded Evaluation Kit, Cyclone III Edition* der Firma Altera durch die Fachhochschule bereitgestellt.

Die Wahl auf dieses System fiel aufgrund der folgenden Eigenschaften:

- Komplettsystem mit on-board FPGA, RAM, Audio-CODEC, LCD-Touchscreen sowie PS/2- und SD-Karten-Verbindung
- Die mitgelieferte Entwicklungssoftware ist für nicht-kommerzielle Zwecke kostenlos
- Die Softwareentwicklung basiert auf der Eclipse IDE
- JTAG-Interface für Debugging und In-System-Programming (ISP)




Abbildung 3: Entwicklungssystem mit den verwendeten Schnittstellen.

Quelle: Nios II Embedded Evaluation Kit Quick start guide

Eine detaillierte Beschreibung des Entwicklungssystems kann den Referenz-Handbüchern entnommen werden. Diese enthalten neben allgemeinen Erläuterungen auch Blockschaltbilder, Schaltungsausschnitte und Pin-Belegungen .

## 2.2 Schnelleinstieg mit „Hello World“ Programm

Das verwendete Entwicklungssystem wird mit allen zur Entwicklung nötigen Werkzeugen und Beispielen ausgeliefert. Im Folgenden wird der Einstieg erläutert:

1. Installation der Entwicklungssoftware (bestehend aus *Quartus II*, *Nios II IDE*, *MegaCore IP Library*, *ModelSim-Altera*) von der mitgelieferten DVD *Altera Complete Design Suite*
2. Installation der Evaluations-Lizenz:
  - a. Altera bietet auf seiner Homepage unter folgender URL eine freie Lizenz für Evaluationszwecke an:  
[https://www.altera.com/support/licensing/free\\_software/lic-q2web.jsp](https://www.altera.com/support/licensing/free_software/lic-q2web.jsp)
  - b. Die Lizenz wird per Email-Anhang zugestellt. Dazu muss unter obiger URL ein Entwickler-Konto angelegt werden. Hierbei sind einige personenbezogene Daten einzutragen. Zusätzlich muss die NIC Nummer des Host-PCs, auf dem entwickelt werden soll, angegeben werden
  - c. Nachdem die Lizenz-Datei vorliegt, muss diese in das *Quartus II* Verzeichnis kopiert werden. Anschließend wird das Programm gestartet und das Menu „License Setup“ im Tools-Menu aufgerufen. Dort wird unter der Option „License File“ die Lizenz-Datei mit Pfad angegeben
3. Installation der Tutorials und Beispielprogramme von der mitgelieferten CD-ROM *Nios II Embedded Evaluation Kit Cyclone III Edition*. Auf die Installation des „.NET Frameworks“ kann verzichtet werden
4. Anschluss des Kits:
  - a. Die USB-Kabelverbindung zum Host und die Spannungsversorgung werden hergestellt
  - b. Nach dem ersten Einschalten des Kits wird der Benutzer ggf. über eine neue Hardware informiert (*Byteblaster*). In der folgenden Installation muss der Pfad für den USB-Treiber angegeben werden. Dieser befindet sich im *Quartus II* Installationspfad im Unterordner `drivers`
5. Erstellen eines „Hello World“ Programms:
  - a. Start der *NIOS II IDE*
  - b. Über den Menupunkt „File→New→NIOS II C/C++ Application“ wird der „New Project“-Dialog geöffnet
  - c. Innerhalb des Dialogs muss die Ziel-Hardware ausgewählt werden. Es empfiehlt sich, das installierte Standard-System auszuwählen:  
`cycloneIII_embedded_evaluation_kit_standard_sopc.ptf`

- d. Ist dies nicht in der vorgegebenen Liste vorhanden, muss es im Dateisystem unterhalb des altera Ordners gesucht werden (siehe Abbildung 4)




Abbildung 4: Ordnerstruktur der Beispieldaten

- e. In der Beispiel-Liste wird der „Hello World“-Eintrag ausgewählt und der Projekterstellungsprozess wird mittels „Finish“-Button beendet

## 6. Starten des Beispiels

- Über das Tools-Menu der *Nios II IDE* wird der *Quartus II Programmer* gestartet
- Im Programm-Fenster wird über den „Add File“-Button die Datei `cycloneIII_embedded_evaluation_kit_standard.sof` ausgewählt. Diese befindet sich ebenfalls im oben angegebenen Ordner
- Durch Betätigen des „Start“-Buttons wird die Datei in den FPGA übertragen
- Wenn die Hardware nicht richtig erkannt wird, empfiehlt es sich, den USB-Stecker zu ziehen und erneut einzustecken. Danach wird über den „Hardware-Setup“-Button erneut das *Byteblaster* USB-Interface ausgewählt
- Nachdem das System in den FPGA übertragen ist, kann das „Hello World“-Programm kompiliert und gestartet werden. Hierzu wird mit der rechten Maustaste in der *Nios II IDE* auf das erstellte Projekt im Project-Explorer geklickt und der Menupunkt „Run as→Nios II Hardware“ ausgeführt




Abbildung 5: Projekt-Explorer mit „Hello World“-Projekt

## 2.3 Hardware Design

Hardware Design wird hier als der System-On-a-Chip (SOC) Erstellungsprozess verstanden. Dieser umfasst das Modellieren von Logik in einer Hardwarebeschreibungssprache (IP-Core Design), das Generieren des Systems aus mehreren Komponenten (System Design) und die anschließende Funktions-Verifikation.

### 2.3.1 Die Hardwarebeschreibungssprache Verilog

Die moderne Chipentwicklung ist eng an die Verhaltensmodellierung in einer Hardwarebeschreibungssprache (HDL) gekoppelt . Da in dieser Arbeit ein komplettes System mit eigenen Komponenten entwickelt wird, ist die Einarbeitung in eine HDL Voraussetzung. Es gibt eine Vielzahl von unterschiedlichen Sprachen wie VHDL, Verilog, AHDL, SystemC, usw. Welche Sprache für die Modellierung zum Einsatz kommt, hängt von syntaktischen Präferenzen, den Entwicklungstechnischen Rahmenbedingungen und der Verfügbarkeit von Entwicklungswerkzeugen ab . Hier fiel die Entscheidung auf Verilog, da diese Sprache eine C-ähnliche Syntax besitzt und sehr verbreitet ist. Verilog-Dateien enthalten in der Regel die Implementierung eines vollständigen Moduls (Funktionsblock). Dieses kann in anderen Modulen durch Erstellung von Instanzen wieder verwendet werden (vgl. Objektorientierung). Hierdurch lassen sich komplexe Systeme im „Baukastenprinzip“ durch Verbindung mehrerer Module aufbauen. Eine Einführung in die Sprache bot das Buch „*Verilog – Modellbildung für Synthese und Verifikation*“ von B. Hoppe .

### 2.3.2 Quartus II EDA Suite

Die verwendete Software *Quartus II* wird von Altera für den FPGA und CPLD-Chip-Entwurf ausgeliefert. Sie unterstützt die Standardsprachen VHDL und Verilog. Darüber hinaus können Module auch über eine grafische Oberfläche mit Schaltsymbolen zusammengefügt werden. Es ist eine Bibliothek enthalten, die Standard-Logikelemente bereitstellt. *Quartus II* wird für nicht-kommerzielle Zwecke als *Web Edition* kostenfrei zur Verfügung gestellt. Für kommerzielle Entwicklungen gibt es eine kostenpflichtige *Subscription Edition*, die erweiterte Funktionen bereitstellt . Das in der vorliegenden Arbeit vorgestellte System ist mithilfe der *Web Edition* entwickelt worden. Ein Nachteil der nicht-kommerziellen Version ist, dass einige von Altera zur Verfügung gestellte *MegaCores*<sup>1</sup> nur zeitlich begrenzt funktionieren. Diese Limitierung lässt sich verlängern, wenn das entwickelte System via JTAG Interface an den *Quartus II Programmer* angeschlossen bleibt (Tethered Mode) . Eine Einführung in die Entwicklungsumgebung bot das in elektronischer Form mitgelieferte Benutzerhandbuch .

#### 2.3.2.1 Quartus II Projekt

Das *Quartus II* Projekt vereint alle für die Systemerstellung nötigen Dateien und Einstellungen. Dies gilt sowohl für die IP-Core- als auch für die Systementwicklung. Die Tabelle 34 im Anhang enthält eine Aufzählung der erstellten Projekte. Diese befinden sich auf der beiliegenden CD-ROM im `projects` Verzeichnis.

<sup>1</sup> MegaCores sind von Altera entwickelte und getestete IP-Cores

### 2.3.2.2 MegaWizard Plugin Manager

Der *MegaWizard Plugin Manager* ist ein Unterprogramm der *Quartus II EDA*. Dieses Werkzeug hilft über ein grafisches Benutzerinterface bei der Konfiguration von vorgefertigten, parametrisierbaren Funktionsblöcken (*MegaFunctions*). In dieser Arbeit wurde das Werkzeug zur Erstellung von PLLs, FIFOs und On-Chip-RAM verwendet.

### 2.3.3 IP-Core Design

Unter einem IP-Core (Intellectual Property Core), hier auch als Komponente oder Modul bezeichnet, wird ein Funktionsblock oder Bauplan mit definierter Schnittstelle und Funktion verstanden. Ein Core kann als Quelltext in einer HDL (hier Verilog) oder als bereits synthetisierte Netzliste vorliegen. Die Firma Altera liefert mit ihrer Entwicklungsumgebung eine *MegaCore IP Library* mit diversen vorgefertigten IP-Cores aus. Fehlende Komponenten müssen neu entwickelt oder über Drittanbieter bezogen werden. Eine weitere Möglichkeit besteht in der Integration von freien Modulen der Entwicklergemeinde *Opencores.org*, siehe Kapitel 2.3.4.2.

#### 2.3.3.1 IP-Core Entwicklungsprozess

Im Folgenden wird erläutert, wie bei der Erstellung von IP-Cores vorgegangen wird. Der Gesamtprozess wird zusammenfassend in Abbildung 9 dargestellt.

#### Definition- und Spezifikationsphase:

1. Die Anforderung wird definiert, z.B. „Das System soll mit einer PS/2 Tastatur verbunden werden“.
2. Funktionsdefinition der Komponente. Hierzu sind ggf. genaue Kenntnisse der zugrunde liegenden Protokolle nötig, siehe Abbildung 6.




Abbildung 6: PS/2 Timing, Quelle: Wikipedia

3. Festlegung der externen Schnittstellen. Wahl der *Avalon-Bus-Anbindung*. Folgende kombinierbare Varianten sind möglich:
  - Der Core bekommt einen eigenen Adressraum zugewiesen (Memory Mapping), über den andere Bus-Master, wie die CPU, mittels Lese- und Schreibzugriffen auf die Komponente zugreifen können (Slave-Betrieb), siehe Abbildung 7
  - Die Komponente verarbeitet Streaming-Daten oder stellt sie zur Verfügung
  - Die Komponente ist ein Master und kann eigenständig auf den Bus zugreifen (Master-Betrieb)




Abbildung 7: PS/2 Core mit Avalon-MM (Memory Mapping)

4. Soll ein Mikroprozessor die Komponente steuern, muss das Application Program Interface (API) und das Registerset definiert werden.
5. Untersuchung und Festlegung der Takt-Anforderungen. Welche Takte werden benötigt? Welche Signale sind synchron bzw. asynchron zu welchen Taktquellen?




Abbildung 8: PS/2 Blockdiagramm

6. Definition der Funktionsblöcke (siehe Abbildung 8). Eine Teilung des Systems in logische Untergruppen, wie z.B. in Speicher- und Empfangseinheit, hilft bei der Komplexitätsreduktion. Die Ein- und Ausgangssignale der entstandenen Subsysteme werden spezifiziert.
7. Definition der Zustandsautomaten.

### Implementierungs- und Verifikationsphase:

1. Für komplexe Logiken empfiehlt es sich, ein leicht simulierbares Verhaltensmodell anzufertigen. Dies kann z.B. mit Hilfe von bekannten Programmiersprachen wie C oder MATLAB geschehen.
2. Modellierung in einer HDL auf Register Transfer Ebene (RTL). Im Gegensatz zur Definition der Funktionsblöcke, in der die Top-Down-Methode angewendet wird, wird in der Implementierungsphase die Bottom-Up-Methode verwendet. Es wird also zuerst das kleinste Subsystem entwickelt und getestet. Sobald dies die gewünschte Funktion erfüllt, wird das nächst Größere, bzw. in der Hierarchie Übergeordnete, Modul implementiert.
3. Verifikation der Komponente im Simulator und in der Zielhardware, siehe Kapitel 2.3.6.

### Systemkomponenten Erstellung:

1. Erstellung einer SOPC-Beschreibungsdatei, siehe Kapitel 2.3.4.2.
2. Erstellung einer Komponenten-Instanz im SOC

#### Entwicklung der Treiber:

1. Erstellung einer C-Header-Datei mit Register- und Statusdefinitionen
2. Erstellung und Test der Treiberfunktionen
3. Test des Registerzugriffs und der Steuerung mittels Prozessor (Simulation möglich)

#### 2.3.3.2 Übersicht

Der oben beschriebene Entwicklungsprozess ist in folgender Abbildung dargestellt:




Abbildung 9: IP-Core Entwicklungsprozess Übersicht

#### 2.3.4 System Design

Das System Design ist ein wichtiger Baustein im Hardwareentwicklungsprozess. Er umfasst das Generieren eines Systems aus mehreren Komponenten. Das Zusammensetzen des Systems erfolgt dabei auf abstrakter Ebene. Busverbindungslogiken zwischen den Komponenten werden automatisch generiert.

### 2.3.4.1 SOPC-BUILDER

Der *SOPC-Builder* ist ein Systembau-Werkzeug, dass mit der *Quartus II* Entwicklungsumgebung zur Verfügung gestellt wird. Das Werkzeug besitzt ein GUI, mit dem Avalon-Bus kompatible IP-Cores (siehe 2.3.4.2) zu einem Gesamtsystem kombiniert werden können (siehe Abbildung 10). Zusätzlich unterstützt das Programm den Entwickler in der überschneidungsfreien Interrupt- und Adressvergabe. Erkannte Überschneidungen werden automatisch angezeigt. In dieser Arbeit wurde auf die Arbitrierungslogik<sup>1</sup> Einfluss genommen um der verwendeten Audio-DMA mehr Speicherzugriffrechte einzuräumen als der CPU. Generiert wird ein synthetisierbares Gesamtsystem, das alle Teilkomponenten in sich vereint und mittels der *System Interconnect Fabric* verbindet.

Use	Connec...	Module Name	Description	Clock	Base	End	IRQ
<input checked="" type="checkbox"/>		<b>cpu</b>	Nios II Processor				
		instruction_master	Avalon Memory Mapped Master				
		data_master	Avalon Memory Mapped Master				
		jtag_debug_module	Avalon Memory Mapped Slave				
<input checked="" type="checkbox"/>		<b>onchip_mem</b>	On-Chip Memory (RAM or ROM)				
		s1	Avalon Memory Mapped Slave	<b>clk</b>	<b>IRQ 0</b>	<b>IRQ 31</b>	
<input checked="" type="checkbox"/>		<b>jtag_uart</b>	JTAG UART				
		avalon_jtag_slave	Avalon Memory Mapped Slave	<b>clk</b>	<b>0x00000800</b>	<b>0x00000fff</b>	
					<b>0x00002000</b>	<b>0x00003fff</b>	
					<b>0x00000000</b>	<b>0x00000007</b>	

Abbildung 10: SOPC-Builder Systemdefinition mit Minimalprojekt, bestehend aus CPU, On-Chip RAM und JTAG UART

Ein so entstandenes System kann in ein bestehendes *Quartus II* Projekt integriert und externe Ports mit den EA-Pins des FPGA verbunden werden (siehe Abbildung 11). Mehr Informationen dazu können im Buch „*Rapid Prototyping of Digital Systems - SOPC Edition*“ von O.J. Hamblen nachgelesen werden.




Abbildung 11: Generiertes System integriert in Quartus II Projekt und grafisches Top-Modul

<sup>1</sup> Unter Arbitrierung wird die möglichst gerechte Verteilung von Ressourcen (Buszeit) auf verschiedene Geräte verstanden.

### 2.3.4.2 Systemkomponenten

Für die *SOPC-Builder* basierte Systemgenerierung (siehe Kapitel 2.3.4.1) müssen die zu verwendenden IP-Cores eine SOPC-Beschreibungsdatei<sup>1</sup> besitzen. Diese kann mithilfe *Component Editors* (Unterprogramm des *SOPC-Builder*) erstellt werden (siehe Abbildung 12).




Abbildung 12: Altera's Component Editor mit Signalzuordnung

Bevor eine Beschreibungsdatei erstellt werden kann, muss sichergestellt sein, dass die zu integrierende Komponente über eine *Avalon*-Schnittstelle verfügt.

Bei den in der Arbeit verwendeten *Opencore*-IPs müssen die Wishbone-Bus-Signale<sup>2</sup> an den *Avalon*-Bus angepasst werden (siehe Abbildung 13). Die Signalzuordnung kann aus der Tabelle 33 im Anhang entnommen werden.




Abbildung 13: Wishbone- zu Avalon-Bus wrapping

### 2.3.4.3 System Entwicklungsprozess Übersicht

Als ein sinnvoller Entwicklungsablauf hat sich die iterative Integration neuer Komponenten herausgestellt (siehe Abbildung 14). Dabei wird auf der Basis eines funktionalen Systems eine Erweiterung vorgenommen. Jede Änderung des Systems erzwingt eine Generierungs-, Kompilier- und Testphase, um sicherzustellen, dass die Veränderung keine Fehler verursacht hat. Ist ein Fehler entstanden, wird das System so lange korrigiert und getestet, bis wieder ein funktionales Ausgangssystem zur Verfügung steht. Erst dann wird das System erneut erweitert. Dieses Verfahren ist am Anfang aufwändig, hilft aber den späteren Einsatz für die Fehlersuche zu reduzieren.

<sup>1</sup> Die SOPC-Beschreibungsdatei hat eine \_hw.tcl Dateiendung

<sup>2</sup> Der Wishbone-Bus ist ein Open Source Bussystem

ren, da eine schrittweise Veränderung nur einen begrenzten Wirkungskreis hat und somit die entstandenen Fehler leichter zugeordnet und behoben werden können.




Abbildung 14: Iterativer System-Entwicklungsprozess

### 2.3.5 In-System-Programming

Das In-System-Programming (ISP) über das JTAG-Interface wird sowohl für die Konfiguration des FPGA verwendet als auch für das transferieren von Programmdaten an den *Nios II* Prozessor. Bei der Programmierung des FPGA kommt der *Quartus II Programmer* zum Einsatz. Dieser kann über *Quartus II* oder die *Nios II IDE* gestartet werden. Für den Programmdownload gibt es das Kommandozeilen-Werkzeug `nios2-download` oder die einfachere Möglichkeit, direkt in der *Nios II IDE* eine „Run Configuration“ anzulegen, die das Downloaden automatisiert.

### 2.3.6 Verifikation

Unter dem Begriff Verifikation wird hier die Überprüfung der Komponenten- bzw. Systemfunktionen verstanden. Diese gliedert sich in eine Verifikation durch Simulation in der Modellierungsphase und in eine Verifikation der Signale in der Zielhardware im Anschluss an die Synthese. Die in dieser Arbeit entwickelten IP-Cores werden in der Modellierungsphase mittels Testbench und *ModelSim-Altera* simuliert. Die Überprüfung der Signale im fertigen System erfolgt mit einem Oszilloskop bzw. Logic-Analyser. Eine Erläuterung der Methoden folgt:

### 2.3.6.1 Testbench-Simulation

Eine Testbench ist eine HDL-Datei, in der eine Instanz der zu untersuchenden Komponente erstellt wird. Zusätzlich werden in der Datei Funktionen definiert, die die nötigen Prüfsignale für die Komponente generieren. Während der Simulation können Ausgangsgrößen mit zuvor definierten Werten verglichen werden. Tritt bei dem Vergleich eine Unstimmigkeit auf, so kann die Simulation mit einem Fehler abgebrochen werden. Die in dieser Arbeit entworfenen Testbenches werden mit dem von Altera zur Verfügung gestellten Werkzeug *ModelSim-Altera* überprüft. Dieses kann nach Konfiguration über *NativeLink* direkt aus *Quartus II* gestartet werden. Das wichtigste Hilfsmittel dabei ist die Wellenform-Ansicht der untersuchten Signale (siehe Abbildung 15). Fehlfunktionen können anhand des dargestellten Signalverlaufs erkannt werden. Eine weitere Möglichkeit ist die textbasierte Ausgabe von Signal- und Register-Werten. Dies ist mit Debug-Ausgaben innerhalb eines C-Programms vergleichbar.




Abbildung 15: Wellenformdarstellung einer Testbench-Simulation

### 2.3.6.2 Verifikation in der Zielhardware mittels Logic-Analyser

Um Fehler im Zielsystem zu untersuchen, werden zu überprüfende interne Signale durch eine Design-Änderung an die EA-Pins des FPGAs geleitet und mittels Logic-Analyser oder Oszilloskop überprüft. Dies ist zeitintensiv, da die Änderung eine Neu-Kompilierung des Systems erfordert. Eine Alternative dazu ist das Einsetzen des *SignalProbe* Debugging-Cores, ein von Altera zur Verfügung gestellter *MegaCore*, der das Überprüfen interner Signale vereinfacht. Altera bietet für seine Entwicklungsumgebung weitere Debugging-Werkzeuge an, die in dieser Arbeit nicht verwendet werden.

## 2.4 Softwareentwicklung

Die in dieser Arbeit durchgeföhrten Software-Entwicklungsschritte konnten mit den von Altera zur Verfügung gestellten Werkzeugen durchgeföhrten werden. Diese werden im Folgenden beschrieben.

### 2.4.1 Programmiersprache

Die Softwareentwicklung wurde ausschließlich in der Programmiersprache C durchgeföhrte. Die verwendete Standard-Bibliothek baut auf der *newlib*<sup>1</sup> auf. In den erstellten Quelltexten wird

<sup>1</sup> Newlib Homepage: <http://sourceware.org/newlib>

Funktionsnamen ein Präfix vorangestellt, um diese modulbezogen zu gruppieren und Linker-Probleme bei gleichen Benennungen im Voraus zu vermeiden. Funktionsparameternamen wird ein Unterstrich (\_) vorangestellt, um diese von globalen und funktionsinternen Variablen zu unterscheiden.

## 2.4.2 Nios II- Entwicklungsumgebung

Altera stellt mit seiner EDA-Suite eine *Nios II* Entwicklungsumgebung zur Verfügung. Diese ist eine speziell für die *Nios II* Entwicklung angepasste Eclipse-Version. Darin sind Beispiele und Tutorials für den Einstieg enthalten. Neue Projekte können über Wizards erstellt werden. Die integrierte Entwicklungsumgebung (IDE) kümmert sich um den Build-Prozess. Es müssen keine Make-Dateien manuell erstellt oder angepasst werden. Der *Quartus II Programmer* kann über das Tools-Menu gestartet werden. Wichtig sind die integrierten Debugging- und Profiling-Funktionen, die einen durchgängigen Entwicklungsablauf erlauben, siehe folgende Abschnitte.

## 2.4.3 Treiber Entwicklung

Altera stellt eine *Hardware Abstraction Layer* (HAL) genannte Treiberschicht zur Verfügung. Die HAL ist mit der Standard-Bibliothek *newlib* gekoppelt. Sie ermöglicht den Zugriff auf Dateien und Devices mit den Standard EA-Funktionen. Instanzvariablen werden an die Treiberfunktionen über Zeiger auf eine File-Struktur übergeben, die wiederum den Zugriff auf die Device-Struktur erlaubt. In dieser können z.B. Port-Adressen oder Interrupt-Nummern definiert sein. Hierdurch können die Treiberfunktionen für unterschiedliche Device-Instanzen wieder verwendet werden. Einige in dieser Arbeit entwickelte Treiber nutzen diese Schicht zur Funktions-Kapselung (siehe Abbildung 48).




Abbildung 16: Ebenen eines HAL-basierten Systems

## 2.4.4 System Library Project

Um die Software-Entwicklung mit einem *SOPC-Builder*-generierten System zu ermöglichen wird ein *System Library Project* in der *Nios II IDE* erstellt (siehe Abbildung 17). Dieses Bibliotheks-Projekt erzeugt eine `system.h` Datei, in der die EA-Adressen, IRQ-Nummern usw. für das Sys-

tem definiert sind. Die Altera-spezifischen *Newlib* Funktions- und Treiberimplementierungen sind in form einer Softwarebibliothek enthalten. Der HAL-Treiber-Initialisierungs-Code befindet sich in der `alt_sys_init.c` Datei. Dieser wird vom Startup-Code vor der `main` Funktion ausgeführt.




Abbildung 17: System-Library-Project als Verbindung zwischen SOC und Applikation

#### 2.4.5 Performance-Messung mit GNU-Profiler und Performance Counter

Um die Ausführungsgeschwindigkeit einer Anwendung zu verbessern, müssen langsame Programmstellen identifiziert werden. Im Anschluss werden die gefundenen Programmabschnitte genauer analysiert und, soweit möglich, Optimierungen durchgeführt. Für das Auffinden von langsamen Funktionen, ohne direkten Anhaltspunkt, bietet sich die Untersuchung mittels *GNU-Profiler* an. Dieses Werkzeug kann in der *Nios II IDE* in der System-Library Konfiguration aktiviert werden („Link with profiling library“). Nach Beendigung des untersuchten Programms steht die Datei `gmon.out` mit den gemessenen Funktionszeiten zur Verfügung und kann innerhalb der Entwicklungsumgebung geöffnet werden. Anhand der enthaltenen Informationen können die genauer zu untersuchenden Abschnitte identifiziert werden.

Each sample counts as 0.01 seconds.						
	% cumulative	self seconds	self calls	s/call	s/call	total name
28.62	1.35	1.35	540189	0.00	0.00	push_on_queue
20.12	2.30	0.95	1	0.95	4.14	main
15.46	3.03	0.73	6	0.12	0.12	alt_file_locked
11.78	3.59	0.56	540189	0.00	0.00	ad7843_get_next_msg
4.61	3.80	0.22	540189	0.00	0.00	get_pen_state
3.95	3.99	0.19	540189	0.00	0.00	oc_ps2_has_next

Abbildung 18: Ausschnitt aus der GNU-Profiler-Ausgabe

Stehen die zu untersuchenden Programmabschnitte fest, kann mittels des *Performance Counter* Cores und dessen API eine taktzyklengenaue Messung angeschlossen werden. Dies geschieht, indem an entsprechenden Stellen im Programm Start- und End-Aufzeichnungsmakros eingefügt werden. Die Verwendung des *Performance Counters* setzt eine Integration im SOC voraus .

## 2.4.6 Fehlersuche - Debugging

Um Programmfehler zu finden, werden unterschiedliche, aufeinander aufbauende Verfahren eingesetzt. Im ersten Schritt werden Programmteile mit Log-Befehlen ausgestattet, die Ergebnisse in Textform in einer Konsole ausgegeben. Anhand dieser Ausgaben kann erkannt werden, ob bestimmte funktionsspezifische Rahmenbedingungen eingehalten werden. Parameterprüfbedingungen (Asserts) werden zu wichtigen Funktionen hinzugefügt. Ist ein fehlerhafter Programmabschnitt identifiziert, wird der Einstiegspunkt mit einem Breakpoint markiert und mittels Debugger im Single-Step-Verfahren durchlaufen. Dabei werden die Variablen und Speicherinhalte auf Korrektheit überprüft. Bei der Untersuchung von Interrupt Service Routinen (ISR) kommt es vor, dass ein Einkreisen des Fehlers mit Logs und Debugger nicht möglich ist. Hier müssen Prüfbedingungen erstellt werden, die im Fehlerfall z.B. eine LED ansteuern. Der verwendete Debugger ist in die *Nios II IDE* integriert.

## 2.4.7 Software Entwicklungsprozess

Nachdem das FPGA mit dem SOC konfiguriert ist, verläuft der Software Entwicklungsprozess wie folgt (siehe Abbildung 19): Bei einer neuen Anwendung wird zuerst ein Projekt erzeugt. Wird ein Programm erweitert, muss dies anschließend in das FPGA übertragen und getestet werden. Treten Programmfehler auf, wird der Fehler eingekreist und das Programm ggf. mit dem Debugger durchlaufen. Die gefundenen Programmfehler werden korrigiert. Anschließend wird das Programm erneut übertragen und getestet. Dieser Vorgang wird bis zur vollständigen Programmimplementierung wiederholt. Am Ende des Prozesses steht eine getestete Programmdatei.




Abbildung 19: Software Entwicklungsprozess

### 3 Konzept

Das in der Einleitung definierte Ziel wird erreicht, indem zum einen ein System-on-a-Chip (SOC) und zum anderen eine Softwarebibliothek mit Treibern zur Steuerung der Hardware entworfen werden.

Die folgende Abbildung zeigt den geplanten Aufbau der Audio-Plattform zusammen mit der erstellten Referenzanwendung:




Abbildung 20: Teilung des Systemaufbaus in Hard- und Software

Konzeptionell wird das weitere Vorgehen in eine Hardwareentwicklungs- und Softwareentwicklungsphase geteilt:

Die Hardwareentwicklung gliedert sich in die **IP-Core-Entwicklung**, in der die Systemkomponenten, die zur Anbindung der vorhandenen Peripheriebausteine benötigt werden, erstellt bzw. an das verwendete Bussystem angepasst werden, sowie die **Systementwicklung** in der die verwendeten Komponenten zu einem Gesamtsystem zusammengeführt werden.

In der Softwareentwicklung wird die **Audio-Plattform-Softwarebibliothek** mit den Treibern für die verwendeten Systemkomponenten entwickelt. Zusätzlich werden hardwareunabhängige Module integriert, die bei der Anwendungsentwicklung helfen sollen. Zur Darstellung der Flexibilität der konfigurierbaren Hardware wird ein **MP3-Decoder** integriert, der durch die Verwendung eines speziell in der IP-Core-Entwicklung erstellten Co-Prozessors (64-Bit-ALU) beschleunigt wird.

Den Abschluss bildet die Entwicklung der „**open juke**“-Referenzanwendung, die auf der erstellten Hard- und Softwarebasis aufbaut.

## 4 IP-Core Entwicklung

Das geplante System-on-a-Chip (SOC) wird aus verschiedenen Systemkomponenten zusammengesetzt (siehe Abbildung 21). Diese sind für die Anbindung der Peripherie, wie Audio-CODEC, SD-Karte, usw. notwendig. Die meisten der benötigten Komponenten, wie der *Nios II* Prozessor, werden in der *Mega-Core-IP-Library* von Altera zur Verfügung gestellt. Darin nicht enthaltene Funktionsblöcke werden aus dem Pool der Entwicklergemeinde *Opencores.org* verwendet (siehe Kapitel 4.4). Für spezielle Funktionen müssen neue Cores entwickelt werden, wenn diese nicht in den verfügbaren Pools enthalten sind bzw. den gestellten Anforderungen nicht entsprechen. Ein Beispiel dafür ist der Core für die Anbindung des WM8731-CODECs (siehe Kapitel 4.2).




Abbildung 21: Komponenten aus unterschiedlichen Quellen werden im System kombiniert

In den folgenden Kapiteln wird die Entwicklung bzw. die Anpassung der Komponenten beschrieben. Der Entwicklungsablauf orientiert sich an dem im Instrumentarium- und Methodikteil der Arbeit vorgestellten Entwicklungsprozess (siehe Kapitel 2.3.3.2). Die erstellten Verilog Quelltextdateien sind in den H eingefügt.

### 4.1 SPI-Master IP-Core

SD-Karten unterstützen zwei Busverbindungsmodi: den 4-Bit-Parallel- und den 1-Bit-SPI-Modus. In dieser Arbeit wird aufgrund der nicht verfügbaren Dokumentation des 4-Bit-Modus und der bereits vorhanden Hardware die Anbindung per SPI-Bus vorgenommen. Tests im Vorfeld ergaben, dass die maximal auf dem verwendeten Entwicklungssystem erreichbare SPI-Busfrequenz ca. 16 MHz beträgt. Dies begründet sich darin, dass eine Signalpegeltransformation von 2.5V (FPGA) auf 3.3V (SD-Karte) durchgeführt werden muss und der eingesetzte MAX3378-IC lt. Datenblatt mit maximal 16 Mbit/s arbeitet. Eine weitere Einschränkung der Übertragungsgeschwindigkeit begründet sich in der Core-zu-Speicheranbindung. Die zwei verfügbaren Komponenten, der *Opencores* SPI-Core und der Altera SPI-*MegaCore*, besitzen ein byteorientiertes

Avalon-Slave-Interface und sind für den Datenaustausch mit dem Speicher auf den Prozessor angewiesen, der die Daten Byte für Byte zwischen Speicher und Core überträgt. Diese Art der Anbindung führt zu einem Geschwindigkeitsverlust, der im oberen Signalverlauf der folgenden Abbildung dargestellt ist.




Abbildung 22: Prozessoraufwand bei der SPI-Datenübertragung und Optimierung im Vergleich

#### 4.1.1 Ziel

Das Speicherinterface der oben genannten Cores ist für die schnelle Übertragung von großen Datenmengen (z.B. Audiostreaming in CD-Qualität) ungeeignet. Um dieses Problem zu lösen, wird ein SPI-Core entwickelt, der die volle Busbreite (32-Bit) bei der Datenübergabe von Speicher-zu-Core ausnutzt und eine parallele Datenübertragung ermöglicht. So kann, während der Prozessor die Daten an den Core übergibt, bereits die Übertragung auf dem SPI-Bus gestartet werden. Durch diese Optimierung, die anhand des unteren Signalverlaufs in der Abbildung 22 zu erkennen ist, soll eine Performanceverbesserung um bis zu 100 Prozent erreicht und somit das Audiodatenstreaming ermöglicht werden.

#### 4.1.2 Konzept

Das definierte Ziel wird erreicht indem jeweils zwischen Übertragungseinheit (SPI-Bus-Seite) und Speicherinterface ein Zwischenspeicher (FIFO) eingesetzt wird. Hierdurch wird ermöglicht, dass parallel zur Übertragung bereits neue Daten zur Verfügung gestellt werden können. Für die Steuerung der Datenübertragung wird ein Transfer-size-Register benötigt, in dem die Anzahl der zu übertragenden Bytes definiert wird. Innerhalb des Transfer-Registers werden zusätzliche Bits für die Operationswahl vorgesehen. Zusätzlich wird ein Statusregister benötigt, über das der Prozessor mit Zustandsinformationen versorgt wird. Über ein Flag im Kontroll-Register können die FIFOs gelöscht werden. Die folgende Tabelle zeigt die definierten Register und ihre Funktion:

Register	Beschreibung
REG_FIFO	Daten-Schreib-Leseregister (32-Bit)
REG_FIFO_FILL_COUNTS	Füllzustände der FIFOs jeweils 16-Bit
REG_TRANSFER_SIZE	Übertragungsgröße in Bytes, Start-Flag, Job-Bits

REG_CONTROL	Zusatzfunktionen wie FIFOs löschen etc.
REG_STATUS	Statusbits (BUSY, FIFO-Füllzustände)
REG_SCLK_DIVIDER	Slave Clock Taktteiler-Register (8-Bit)
REG_SS	Slave Select Register (8-Bit)
REG_TOKEN	Token (8-Bit)

Tabelle 1: SPI-Master EA-Register

Für die interne Steuerung wird ein Zustandsautomat (Finite State Machine – FSM) implementiert (siehe Abschnitt 4.1.3.1), der folgende zusätzliche Funktionen ermöglicht: Das Warten auf den Empfang eines definierbaren 1-Byte-Tokens<sup>1</sup> sowie das Warten auf ein Token, das sich von dem zuvor definierten unterscheidet. Diese Funktionen werden im Zusammenhang mit dem SD-Karten-Protokoll benötigt und stellen eine weitere Performance-Verbesserung in Aussicht. Folgende Operationen werden für den Core definiert:

Name	Beschreibung
TRANSFER	Datenübertragung Master→Slave
RECEIVE	Datenübertragung Slave→Master
WAIT_FOR_TOKEN	Warten auf spezielles Token
WAIT WHILE TOKEN	Warten bis ein anderes als das definierte Token empfangen wird

Tabelle 2: SPI-Master Operationen (Jobs)

Die Abbildung 23 zeigt den schematischen Aufbau des entwickelten Cores. Links ist das Speicherinterface dargestellt, über das der Prozessor angebunden ist. Rechts ist die Schnittstelle zum SPI-Bus eingezeichnet. Die in der Mitte angeordnete Zustandsmaschine wird über die EA-Register vom Prozessor kontrolliert und steuert die angebundenen Schieberegister sowie die Empfangs- bzw. Sendezwischenspeicher.

---

<sup>1</sup> Ein Token wird hier als 1-Byte Symbol verstanden, das in der seriellen Kommunikation z.B. als Start- oder Stopp-Bedingung eingesetzt wird.




Abbildung 23: SPI-Master Blockdiagramm

### 4.1.3 Implementierung

Die Implementierung beginnt mit dem Entwurf des Zustandsautomaten, der anschließend in Verilog modelliert wird. Eine Simulation der Komponente wird durchgeführt. Die Treiber-Entwicklung und System-Integration folgen.

#### 4.1.3.1 Zustandsautomat

Die Übertragungslogik wird anhand des in Abbildung 24 dargestellten und im Folgenden beschriebenen Zustandsautomaten implementiert. Der Automat startet nach einem Reset-Signal in den *Idle*-Zustand. Dieser wird nach dem Empfangen des Start Flags (`start_transfer`) entweder in Empfangs- (*Receive-Bits*) oder Übertragungsrichtung (*Load-Data*) verlassen.

Im *Load-Data*-Zustand wird aus dem Transfer-FIFO ein Datenwort (32-Bit) ausgelesen und in den *Transfer-Bits*-Zustand gewechselt. Dort wird der SPI-Takt über Teiler generiert und die Datenbits seriell an den Ausgabeport übertragen. Sind alle Bytes übertragen (`transfer_count==0`), wird in den *Finish*-Zustand gewechselt. Dort werden die Ausgangssignale zurückgesetzt und wieder in den *Idle*-Zustand gewechselt.

Im *Receive-Bits*-Zustand werden die seriell empfangenen Daten in ein Datenregister geschrieben. Ist ein Byte empfangen worden, wird je nach gewählter Operation (`jobj`) unterschiedlich

verzweigt. Ist `RECEIVE` ausgewählt und das Datenregister ist voll (4 Bytes empfangen), wird in den *Store-Data*-Zustand gewechselt, in dem die Daten in das Empfangs-FIFO gespeichert werden. Sind weitere Bytes zu empfangen, wird je nach Operation in den *Receive-Bits*-Zustand zurückgekehrt. Ansonsten wird aus dem *Store-Data*-Zustand das Empfangen durch den Übergang in den *Pre-Finished2*-Zustand beendet. Ist die `WAIT_FOR_TOKEN` Operation ausgewählt, wird nur dann in den *Store-Data* Zustand verzweigt, wenn das empfangene Byte dem zuvor definierten Token entspricht. Bei der `WAIT WHILE TOKEN` Operation ist dies genau umgekehrt. Hier wird dann in den *Store-Data*-Zustand verzweigt, wenn das empfangene Byte ungleich ist. Der *Receive-Bits*-Zustand kann auch direkt in den *Pre-Finish2*-Zustand übergehen, wenn keine Bytes mehr zu empfangen sind und die Token Operationen nicht erfolgreich verlaufen sind.




Abbildung 24: SPI-Master Transceiver- Zustandsautomat

#### 4.1.3.2 Projekt- und Modul-Struktur

In *Quartus II* wird das `spi_master` Projekt und ein `hdl` Unterverzeichnis für die Verilog-Dateien zur besseren Strukturierung angelegt. Die Empfangs- und Sende-FIFOs werden mit dem *MegaWizard Plugin Manager*, basierend auf dem Single-Clock-FIFO<sup>1</sup>, generiert. Die Definitionsdatei, in der die Konstanten (Register, Status, usw.) definiert werden, wird angelegt. Das Transceiver-Modul, das die Hauptlogik mit Zustandsautomat enthält, wird erstellt und die Ports (Ein- und Ausgänge) werden definiert. Das Top-Modul mit der *Avalon*-Bus-Anbindung wird angelegt. Anschließend wird eine Testbench-Datei für das Transceiver-Modul erzeugt. In folgender Abbildung ist die entstandene Modul-Hierarchie dargestellt:

<sup>1</sup> Die bei der Generierung eingestellten Parameter können den generierten FIFO-Dateien entnommen werden (`spi_master_receive_fifo.v` u. `spi_master_transfer_fifo.v`).




Abbildung 25: SPI-Master Modul-Hierarchie

#### 4.1.3.3 Hardwarebeschreibung

Im Folgenden werden die Hardwarebeschreibungsdateien vorgestellt:

Die **Definitionsdatei** (siehe Anhang H.1.1) ist mit einer C-Header-Datei vergleichbar. In dieser werden die Konstanten für den Core definiert.

Das **Top-Modul** (siehe Anhang H.1.2) verfügt über ein *Avalon-MM*<sup>1</sup> Interface und stellt die Schnittstelle zum System dar. In diesem Modul werden die EA-Register deklariert und die Funktionen für den Registerzugriff implementiert. Der Aufbau des Top-Moduls gliedert sich in folgende Abschnitte:

1. Moduldefinition mit *Avalon-MM* sowie SPI-Ein- und Ausgangssignalen (siehe S. 87)
2. Parameterdefinition (siehe S. 88)
3. Register- und Variablendefinition, Erzeugung der Transceiver Instanz (siehe S. 88)
4. Logische Gleichungen (siehe S. 89)
5. Schreib- und Lese-Unterprogramme sowie Reset-Funktion für die EA-Register (siehe S. 90)
6. Taktabhängige Register-Zuweisungen und Unterprogrammaufruf (siehe S. 92)

Der **Transceiver** (siehe Anhang H.1.3) implementiert den Zustandsautomaten mit Sende- und Empfangslogik. Das Modul ist wie folgt aufgebaut:

1. Moduldefinition mit Ein- und Ausgängen (siehe S. 93)
2. Parameterdefinition (siehe S. 93)
3. Register- und Variablendefinition (siehe S. 93)
4. Erzeugung der FIFO Instanzen (siehe S. 94)
5. Logische Gleichungen (siehe S. 94)
6. Unterprogramme für Init und Reset (siehe S. 94)
7. Implementierung des in Abschnitt 4.1.3.1 definierten Zustandsautomaten (siehe S. 96)

<sup>1</sup> Das *Avalon-MM* (Memory-Mapped) Interface ist eine Busschnittstelle, über die Komponenten in den Adressraum des Systems integriert werden .

Die **Testbench** (siehe Anhang H.1.4) implementiert die Test-Funktionen für den Transceiver. Die Datei ist wie folgt aufgebaut:

1. Moduldefinition (siehe S. 99)
2. Register- und Variablendefinition, Erzeugung der Transceiver Instanz
3. Logische Gleichungen (siehe S. 100)
4. Takt-Generierung, Slave-Clock-Counter
5. Transceiver Test- Unterrountinen (siehe S. 100)
6. Haupttestprogramm; in diesem werden die Funktionen des Transceivers über den Aufruf von Unterrountinen getestet (siehe S. 103)

#### 4.1.3.4 Testbench-Simulation

Während der Implementierungsphase wurde für jede SPI-Master-Operation eine Test-Funktion in der Testbench angelegt. Die Abbildung 26 zeigt die Wellenformdarstellung der Transfer-Operation in der RTL-Simulation. Das `state_idle` Signal ist zu Beginn der Operation auf *High* und signalisiert damit Operationsbereitschaft. Die auszuführende Operation wird über die `job` Variable festgelegt (0=Transfer Operation). Die Anzahl der zu übertragenden Bytes wird in der Variable `transfer_count` festgelegt. Das Transfer-FIFO wurde zuvor mit der Bytefolge 0x04, 0x03, 0x02, 0x01 gefüllt. Dies ist in der `tr_write_data` Variable abzulesen. Die Operation wird durch das Toggeln des `start_transfer` Signals gestartet. Der Core zieht `state_idle` auf einen *Low*-Pegel und die Operation wird ausgeführt. Die `sclk` (Slave Clock) wird generiert und die Daten werden an `mosi` (Master-Out-Slave-In) seriell ausgegeben. Die entworfene Testbench führt alle Operationen nacheinander aus.

Die resultierenden Signalverläufe werden optisch mit den erwarteten verglichen. Eine vollständige Test-Automation kann durch die Implementierung eines SPI-Slaves erreicht werden, der die empfangen Daten als Echo an den Master zurücksendet. Dieser kann dann die empfangenen Daten mit den gesendeten Daten automatisch vergleichen und ggf. einen Übertragungsfehler melden.




Abbildung 26: SPI-Master Simulation, Wellenformdarstellung der Transfer-Operation

#### 4.1.3.5 System-Integration

Für den entwickelten Core wird, wie in Kapitel 2.3.4.2 erläutert, eine SOPC-Beschreibungsdatei angelegt. Anschließend wird die System-Integration durchgeführt. Der Core wird in die Periphe-

rie-Clock-Domain aufgenommen (siehe Abbildung 45). Diese wird mit 60 MHz betrieben. So kann durch eine vierfache Takt-Teilung eine SPI-Busfrequenz von 15 MHz erreicht werden. Dies liegt, wie einleitend beschrieben, nahe der maximal möglichen Takt-Frequenz von 16 MHz.

Die Anbindung erfolgt über eine Clock-Crossing-Bridge, um den Datentransfer mit dem mit 100-MHz getakteten Prozessor zu ermöglichen (siehe Abbildung 27) .




Abbildung 27: SPI-Master System Integration (Bussystem Darstellung)

Ein Test mit einem 65-MHz-Takt (16 MHz SPI-Frequenz) führte zu Datenübertragungsfehlern. Wegen der geringen, zu erwartenden, Performance-Steigerung bei der Takt-Erhöhung von 15- auf 16 MHz, wurde eine Untersuchung des Fehlers unterlassen.

#### 4.1.3.6 Treiber Entwicklung

Die Treiber-Dateien werden in der Audio-Plattform-Bibliothek innerhalb des `device/spi_master` Verzeichnisses angelegt. Es wird eine `spi_master_regs.h` Datei für die EA-Register und Konstanten wie Start-Flag und Job-Bits erstellt (siehe Anhang I.4.1). Die `spi_master.h` Datei wird mit den Prototypen für die Treiber-Funktionen versehen (siehe Anhang I.4.2). In der `spi_master.c` werden die in der Tabelle 3 beschriebenen Funktionen implementiert (siehe Anhang I.4.3). Um zukünftig mehrere SPI-Cores parallel in einem System betreiben zu können, z.B. für den Betrieb mehrerer SD-Karten, werden alle Funktionen mit einem Zeiger auf eine `spi_dev_t` Device-Struktur versehen. Diese ist innerhalb des `device/spi` Verzeichnisses in der `spi.h` Datei definiert und enthält neben der Basisadresse und Busfrequenz einen „privaten“ Zeiger auf eine treiberspezifische Datenstruktur. Ein Testprogramm ist im Anhang G.1 zu finden.

Funktion	Beschreibung
<code>spi_master_init_device</code>	Initialisiert den Treiber
<code>spi_master_get_freq</code>	Liest die eingestellte SPI-Frequenz aus
<code>spi_master_set_freq</code>	Setzt die SPI-Frequenz
<code>spi_master_wait_for_token</code>	Wartet auf den Empfang eines Tokens (1-Byte-Datum)
<code>spi_master_wait_while_token</code>	Wartet, solange das angegebene Token empfangen wird

Funktion	Beschreibung
spi_master_write_constant	Schreibt eine Konstante n-Mal auf den SPI-Bus
spi_master_read	Liest Daten vom SPI-Bus
spi_master_write	Schreibt Daten auf den SPI-Bus
spi_master_cs_enable	Setzt das Chip-Select (CS) Signal auf Low
spi_master_cs_disable	Setzt das Chip-Select (CS) Signal auf High

Tabelle 3: SPI-Master Treiber-Funktionen

#### 4.1.4 Ergebnis

Eine Messung der Datenübertragungsgeschwindigkeit wurde vor (mit dem *Opencore SPI-Master*) und nach der Implementierung des neu entwickelten Cores durchgeführt. Diese erfolgte mit dem *Performance Counter*. Dabei wurde die benötigte Zeit für das Lesen von 8192 Bytes gemessen<sup>1</sup>. Der Messvorgang wurde in einer Programmschleife mehrfach ausgeführt und anschließend das Ergebnis gemittelt. Die so ermittelten Werte zeigen bei der getesteten 1-GB Hama SD-Karte, eine Performanceverbesserung um den Faktor 2,3<sup>2</sup> (siehe Abbildung 28).

Der Geschwindigkeitsgewinn ist auf die Änderung der Busanbindung zurückzuführen. Aus diesem Grund ist davon auszugehen, dass die erzielte Verbesserung Karten unabhängig ist.

Die Abbildung enthält weitere Messergebnisse, die zwischen einzelnen Optimierungsphasen aufgezeichnet wurden (von links nach rechts zu lesen). Auf einen Teil davon wird in Kapitel 6.1.1.2 weiter eingegangen. Folgende Optimierungen wurden durchgeführt:

1. Puffer optimiert: Der SD-Treiber wurde so optimiert, dass er anhand einiger Parameter entscheiden kann, ob die Pufferung eines Blocks sinnvoll ist oder die direkte Speicherung der Daten im Zielspeicher durchgeführt werden soll
2. Pufferanzahl erhöht: Setzen der Pufferanzahl auf 5 (empirisch ermittelter max. Wert, eine Größere Pufferanzahl führte zu keiner messbaren Geschwindigkeitssteigerung)
3. Leseoptimiert: Es wurde der Bus-Wait-Mechanismus<sup>3</sup> im SPI-Master implementiert (hierbei wird der Bus solange in den Wartezustand versetzt, bis Daten im FIFO vorhanden sind)
4. Multi-Block-Read: Implementierung des Multi-Block-Read SD-Karten-Befehls, der die Übertragung von mehreren Blöcken hintereinander erlaubt

<sup>1</sup> Bei 8192 Bytes wird der SD-Treiber und der FAT-Treiber optimal genutzt, siehe Kapitel 6.1.1.5ff

<sup>2</sup>  $\frac{6265 \text{ kbit/s}}{2777 \text{ kbit/s}} \approx 2,3$

<sup>3</sup> Der Bus-Wait-Mechanismus signalisiert einem Bus-Master (z.B. CPU), dass ein Slave (z.B. SPI-Core) noch nicht bereit ist für einen Datentransfer es resultiert ein Warte-Zyklus




Abbildung 28: SD-Karten Lesegeschwindigkeitsmessung bei unterschiedlichen Optimierungsphasen

## 4.2 WM8731 IP-Core

Der auf dem Entwicklungssystem vorhandene WM8731-CODEC besitzt zwei mit dem FPGA verbundene Schnittstellen (siehe Abbildung 29).




Abbildung 29: WM8731-CODEC Schnittstellen (Schaltungsausschnitt). Quelle: LCD Multimedia Daughtercard Reference Manual

Die I2C-Schnittstelle wird verwendet, um Steuerbefehle an den CODEC zu senden. Dies umfasst z.B. das Regeln der Ein- und Ausgangs-Lautstärke sowie die Konfiguration der Samplerate und -breite. Der gesamte Funktionsumfang kann aus dem Datenblatt entnommen werden. Das I2C-Konfigurations-Interface wird mit einem in das System zu integrierenden I2C-Core verbunden (siehe Kapitel 4.2.3.8). Die zweite Schnittstelle ist für die Verbindung des Bausteins mit den Audiodaten zuständig. Diese werden über ein serielles Protokoll<sup>1</sup> übertragen (siehe Abbildung 30).




Abbildung 30: WM8731 Audiodaten Protokoll („Left Justified Mode“)

Für die Generierung des seriellen Datenstroms und der damit verbundenen Takte wird ein weiterer Core benötigt. Dieser wird neu entwickelt, da die von Altera verfügbare Komponente<sup>2</sup> ohne

<sup>1</sup> Der CODEC unterstützt verschiedene Protokolle zur seriellen Audiodatenübertragung. In der Arbeit wird der „Left Justified Mode“ verwendet.

<sup>2</sup> Teil der SD-Card-Audio Beispielanwendung, siehe: <http://www.terasic.com/downloads/cd-rom/mtdb>

ein Audiodaten-Eingangs-Interface implementiert ist und keine Laufzeit-Konfiguration der Sample-Takte (DACLK, ADCLR und BCLK) zulässt.

#### 4.2.1 Ziel

Um den vollen Funktionsumfang des WM8731-ICs nutzen zu können, wird ein Core entwickelt, der folgende Anforderungen erfüllt: 32-Bit DMA Anbindung über *Avalon-ST-Interface*<sup>1</sup>, konfigurierbare Samplerate und -breite sowie freie Ein- und Ausgangs-Kanalwahl.

#### 4.2.2 Konzept

Der zu erstellende Core lässt sich in mehrere funktionale Einheiten gliedern. Diese sind in der folgenden Abbildung dargestellt. Auf der linken Seite sind die Schnittstellen für die System Integration abgebildet. Diese umfassen das *Avalon-ST-Interface* für die FIFO-zu-Speicher-Anbindung und das *Avalon-MM-Interface* für die Adressraum-Integration der Register. Auf der rechten Seite sind die Audio-Signale, die mit dem WM8731-IC verbunden sind, eingezeichnet.




Abbildung 31: WM8731 IP-Core Blockdiagramm mit Darstellung der Clock-Domains

Der Core wird mit zwei unterschiedlichen Referenz-Takten versorgt<sup>2</sup>, da es nicht möglich ist, alle vom CODEC unterstützen Sampleraten (z.B. 48 kHz und 44,1 kHz) aus einer Takt-Quelle mit einem ganzzahligen Teilverhältnis zu generieren. Für die Auswahl des Referenz-Taktsi-

<sup>1</sup> Das Avalon-ST-Interface ist eine Busschnittstelle für Datenströme, die entweder Source (Quelle) oder Sink (Senke) sein kann. Sie besitzt im Gegensatz zum Avalon-MM keine Adressraum-Integration .

<sup>2</sup> 18,432 MHz für die Sampleraten 8-, 32-, 48- und 96 kHz oder 16,9344 MHz für 44,1- und 88,2 kHz

gnals (MCLK), die Teiler für den Bit-Takt (BCLK) und für die DA CLR- und AD CLR-Takte werden Register benötigt. Diese sind, zusammen mit dem Status- und Kontroll-Register, über das eine Re-Konfiguration initiiert wird, in der folgenden Tabelle aufgeführt:

Register	Beschreibung
REG_BCLK_DIVIDER	Bit-Clock Teiler Register
REG_DAC_DIVIDER	DA CLR Teiler Register
REG_ADC_DIVIDER	AD CLR Teiler Register
REG_BYTES_PER_SAMPLE	Anzahl der Sample-Bytes (2 oder 3)
REG_TRANSMIT_FIFO_FILL_COUNT	Sende-FIFO Füllzustand in Bytes
REG_RECEIVE_FIFO_FILL_COUNT	Empfangs-FIFO Füllzustand in Bytes
REG_CLOCK_SELECT	Referenz-Takt-Auswahl Register (0 oder 1)
REG_CONTROL	Steuerregister mit Konfigurations-Flag
REG_STATUS	Statusregister mit Transceiver- und FIFO-Zustand

Tabelle 4: WM8731-Core EA-Register

### 4.2.3 Implementierung

Vor der eigentlichen Modellierung wird der Zustandsautomat entworfen und Synchronisationsproblematiken erörtert. Anschließend wird die Logik in Verilog modelliert und mit *Model/Sim-Altera* simuliert. Der Treiber wird implementiert und getestet.

#### 4.2.3.1 Zustandsautomat

Der Core wird mit zwei Zustandsautomaten (siehe Abbildung 32) für die Sende- und Empfangslogik implementiert, die einen gemeinsamen *Idle*-Zustand besitzen. In diesem werden keine Daten übertragen oder empfangen. In den *Running*-Zustand wird nur dann gewechselt, wenn sich Sende- und Empfangslogik zuvor im *Idle*-Zustand befinden. Beim Wechsel in den *Running*-Zustand (`reconfiguration_req==1`) werden Sende- und Empfangslogik mit den neuen Einstellungen für die Takt-Teiler, Kanalwahl und der Sample-Breite konfiguriert. Wenn das Top-Modul eine Anfrage per `do_job` Signal stellt, wird aus dem *Running* Zustand in den *On-Even-Idle*-Zustand gewechselt. Dabei wird das `reconfigure_req` Register entsprechend des `job` Signals (0=go idle, 1=reconfigure) gesetzt. Aus dem *On-Even-Idle*-Zustand wird erst dann in den *Idle*-Zustand gewechselt, wenn die Anzahl der bisher übertragenen bzw. empfangenen Bytes durch zwölf teilbar ist. Diese Logik soll dabei helfen, nur „vollständige“ Frames<sup>1</sup> in bzw. aus den FIFOs zu transferieren (siehe Kapitel 4.2.3.2).

---

<sup>1</sup> Ein Frame ist hier definiert als: 2-Byte bei 16-Bit Einkanal, 6 Byte bei 24-Bit Stereo, usw.




Abbildung 32: WM8731 IP-Core Sende- und Empfangs-Zustandsautomaten mit gemeinsamem Idle-Zustand

#### 4.2.3.2 Konfigurations-Problematik

Folgendes Szenario bedarf näherer Betrachtung: Die DMAs auf der System-Seite füllen und leeren die angeschlossenen FIFOs. Dabei werden busbedingt immer mindestens vier Byte parallel gelesen und geschrieben. Die Audio-CODEC-Seite muss, um die Anforderungen zu erfüllen, mit unterschiedlichen Sample-Breiten im Stereo- sowie im Einkanal-Betrieb arbeiten können. Eine Umschaltung von einer Sample-Breite zur anderen erfordert eine Systematik, die mit dem Umstand zurechtkommt, dass ein FIFO noch teilweise mit Samples der „alten“ Breite gefüllt sein kann. Dieses Problem wird durch folgende Grafik erläutert:




Abbildung 33: Sende- bzw. Empfangs-FIFO mit unterschiedlich breiten Samples gefüllt

Wie oben zu erkennen, ist das FIFO mit unterschiedlichen Frames gefüllt. Dieses Problem tritt dann auf, wenn z.B. zuerst eine Musikdatei mit 24-Bit-breiten Samples abgespielt wurde und anschließend eine mit 16-Bit-breiten. Die zu findende Logik muss die Re-Konfiguration zur richtigen Zeit durchführen, damit keine „halben“ Samples in den FIFOs verbleiben. Dies könnte passieren, wenn zum Konfigurationszeitpunkt die ersten vier Byte eines 6-Byte-Frames bereits übertragen wurden. Dies würde alle nachfolgenden Samples um zwei Byte aus der Reihe schieben und damit einen nicht wieder herstellbaren Synchronisationsverlust auslösen.

Eine Lösung kann darin liegen, die FIFOs vor der Re-Konfiguration zu leeren. Dann muss zusätzlich sichergestellt sein, dass die sich im Speicher befindlichen Ring-Puffer, DMA-interne FIFOs usw., ebenfalls geleert sind – eine sehr gute, aber schwer zu implementierende Lösung.

Der gefundene Lösungsweg ist einfacher, aber nicht fehlerfrei. Dabei werden die Samples bzw. Samplepaare (Frames) zu Paketen von zwölf Bytes gruppiert. Dies entspricht dem kgV<sup>1</sup> von 2-Byte für 16-Bit-Einkanal, 4-Byte für 16-Bit-Stereo, 3-Byte für 24-Bit-Einkanal und 6-Byte für 24-Bit-Stereo. Es muss sichergestellt sein, dass immer nur ein Vielfaches von zwölf Bytes aus bzw. in die FIFOs gelangt. Eine Re-Konfiguration kann dann an einer „Paket“-Grenze durchgeführt werden, ohne die Synchronisation zu verlieren. Für die Zeit einer FIFO-Leerung können Samples mit falscher Samplerate oder -breite übertragen werden, da die Logik keine Kenntnis über den Inhalt der FIFOs hat (Blackbox). Ein vollständiger Synchronisationsverlust wird so jedoch vermieden. Diese Logik wird durch einen Byte-Zähler pro FIFO im Zustandsautomaten erreicht. Zusätzlich muss im Treiber dafür gesorgt werden, dass immer nur ganze Pakete in die Ring-Buffer und zur DMA gelangen.

#### 4.2.3.3 Asynchrone Datenübertragung

Der Zustandsautomat arbeitet im Audio-Referenz-Takt, wahlweise mit 18,432 MHz oder 16,9344 MHz. Die EA-Registeranbindung des Cores erfolgt über den *Avalon*-Bus mit 66,5 MHz (siehe 4.2.3.8). Hierdurch kommt es bei der Verarbeitung von Steuerinformationen, z.B. beim Setzen der Samplerate und der anschließenden Konfiguration der Zustandsmaschine, zu asynchronen Signal-Übergängen. Diese werden als Clock-Domain-Crossing (CDC) bezeichnet. In Registern kann dies zu Setup- und Hold-Violations führen, die einen metastabilen Zustand<sup>2</sup> auslösen können. Um dies zu verhindern, wird dem Core für die Ansteuerung des Zustandsautomaten eine Signal-Synchronisations-Logik hinzugefügt (siehe Abbildung 34).

Für die Audio-Datenübergabe von der *Avalon*- zur Zustandsautomaten-Seite werden Dual-Clock FIFOs eingesetzt, die jeweils für den Datenein- und Datenausgang unterschiedliche Takt-signale verwenden .

---

<sup>1</sup> Kleinste gemeinsame Vielfache

<sup>2</sup> Zustände, die weder logisch Null noch Eins sind




Abbildung 34: Signal Synchronisations-Logik

#### 4.2.3.4 Glitch-freie Takt-Umschaltung

Eine Problematik betrifft die Audio-Referenz-Takt-Umschaltung. Wie im Konzept beschrieben, wird der Audio-Takt gewechselt, um alle Sampleraten des CODECS zu unterstützen. Ein einfaches „multiplexing“ kann hier nicht verwendet werden, da das resultierende Signal ein Taktsignal ist und hierfür besondere Stabilität gefordert ist. Durch eine nicht-stabilisierte Umschaltung der Quell-Takte können Glitches<sup>1</sup> entstehen, die in nachfolgenden Registern metastabile Zustände auslösen können. Folgende Abbildung zeigt die zur Lösung verwendete Logik :




Abbildung 35: Glitch-freie Takt-Umschaltung

#### 4.2.3.5 Projekt- und Modul-Struktur

In *Quartus II* wird das `wm8731` Projekt sowie ein `hdl` Unterverzeichnis für die Verilog-Dateien angelegt. Die Aus- und Eingangs-FIFOs werden mit dem *MegaWizard Plugin Manager*, basierend auf dem Dual-Clock-FIFO<sup>2</sup>, generiert . Die Konstanten-Definitionsdatei wird angelegt. Das Transmitter-Modul, das die Hauptlogik mit Zustandsautomat und den Takt-Generatoren enthält, sowie das Top-Modul mit der *Avalon*-Bus Anbindung, werden erstellt. Anschließend wird eine

<sup>1</sup> Kurzzeitige Falschaussage in logischen Schaltungen

<sup>2</sup> Die eingestellten Parameter können den generierten FIFO-Dateien entnommen werden.

Testbench für den Transmitter angelegt. Folgende Abbildung zeigt die entstandene Modul-Hierarchie:




Abbildung 36: WM8731 IP-Core Modul-Hierarchie

#### 4.2.3.6 Verilog Hardwarebeschreibung

Im Folgenden werden die Hardwarebeschreibungsdateien vorgestellt:

Die **Definitionsdatei** (siehe Anhang H.2.1) enthält Konstanten für die EA-Register, Zustände, Register-Größe-Definitionen usw.

Das **Top-Modul** (siehe Anhang H.2.2) verfügt über ein *Avalon-MM* Interface für den Registerzugriff und zwei *Avalon-ST*-Schnittstellen (Sink und Source) für den Datenaustausch per DMA. Der Aufbau des Top-Moduls gliedert sich in folgende Abschnitte:

1. Moduldefinition mit Ein- und Ausgängen (siehe S. 105)
2. Register- und Variablen- Definition
3. Erstellung der Transmitter-, der Datensynchronisationslogik- und der Audio-Referenz-Takt-Umschaltungs Instanz (siehe S. 106)
4. Logische Gleichungen für die Bus-Steuerung
5. Eintaktung der Transmitter-Zustandsautomaten Status (siehe S. 107)
6. Steuerung für den Registerzugriff (*Avalon-MM*)

Der **Transmitter** (siehe Anhang H.2.3) enthält die eigentliche Datenübertragungslogik. In ihm werden die FIFO Instanzen erzeugt und der Zustandsautomat mit den Takt-Generatoren implementiert. Die Datei ist wie folgt aufgebaut:

1. Moduldefinition mit Ein- und Ausgängen (siehe S. 109)
2. Register- und Variablen-Definition
3. Erstellung der FIFO Instanzen
4. Logische Gleichungen für die Statuszuweisung, den FIFO Takt und DAC-Signal-Out
5. Unterprogramme zur Zustandsautomat-Initialisierung und Frame-Übertragung
6. Transceiver-Zustandsautomat und Takt-Generatoren (siehe S. 113)

Der **Takt-Multiplexer** zur Glitch-freien Taktumschaltung (siehe 4.2.3.4) ist Teil des separaten `gf_mux` Projektes und ist im Anhang H.2.4 abgedruckt.

Die **Signal-Synchronisations-Logik** zur Signalübertragung zwischen Clock-Domains (siehe 4.2.3.3) ist in dem separaten `cross_domain_sync` Projekt definiert und im Anhang H.2.5 zu finden.

Die **Testbench** (siehe Anhang H.2.6) implementiert die Funktionen zum Testen des Transmitter-Moduls. Die Testbench ist wie folgt aufgebaut.

1. Moduldefinition (siehe S. 118)
2. Register- und Variablen-Definition
3. Instanziierung des Transmitters und der Synchronisations-Logik
4. Test-Takt-Generierung
5. FIFO-Füll- und Leer-Funktionen, Re-Konfigurations-Unterprogramm (siehe S. 119)
6. Testprogramm (in dem zuerst ein Reset des Transmitters ausgeführt wird und anschließend unterschiedliche Konfigurationen initialisiert werden) (siehe S. 121)

#### 4.2.3.7 Testbench-Simulation

Für Simulation des Cores wurde eine Testbench angelegt. Durch diese konnte während der Implementierungsphase die Funktionalität des Transmitters verifiziert werden. Der hier abgebildete Signalverlauf zeigt einen Ausschnitt aus der RTL-Simulation. Zu sehen ist das generierte Bit-Clock-Signal (`bclk`) sowie das Frame-Synchronisations-Signal (`daclr_clk`). Die Ausgabe der Daten erfolgt seriell über das `dac_o` Signal. Außerdem sind die Steuerleitungen für die Sample-Breite `bytes_per_sample` und der Sende-FIFO-Füllstand `tr_rdusedw` zu erkennen.




Abbildung 37: Wellenformdarstellung der RTL-Simulation

Zur Überprüfung der generierten Signale wurden diese manuell mit dem im Datenblatt und in Abbildung 30 dargestellten Signalverlauf verglichen.

#### 4.2.3.8 System-Integration

Für den entwickelten Core wird, wie in Kapitel 2.3.4.2 erläutert, eine Komponenten-Beschreibungsdatei angelegt. Hierbei ist zu beachten, dass der Core über drei unterschiedliche *Avalon*-Schnittstellen verfügt (*Avalon-MM-Slave*, *Avalon-ST-Sink* und *Avalon-ST-Source*). Anschließend wird der Core mit dem *SOPC-Builder* in das System integriert. Zusätzlich wird ein PLL für die Audio-Referenz-Takt-Generierung hinzugefügt. Die Speicheranbindung zum RAM wird durch das Hinzufügen einer Receive- und Transfer-DMA erreicht. Die Abbildung 38 stellt die System Integration schematisch dar:




Abbildung 38: WM8731-Core System Integration (Bussystem Darstellung)

Nach der Implementierung des PLLs in das System stellte sich heraus, dass die geforderten Audio-Takt Referenz-Frequenzen nicht exakt zu generieren sind. Die geforderten Referenz-Frequenzen und die gemessenen Frequenzen sind in der folgenden Tabelle dargestellt. Durch die Abweichung entsteht eine minimale Tonhöhenveränderung, die ggf. bei der Anwendungsentwicklung berücksichtigt werden muss.

Referenz-Takt [Hz]	Samplerate [Hz]	Gemessener-Takt [Hz]	Res.-Samplerate [Hz]	Rel.-Abweichung [%]
18432000	48000	18389421	47889,11719	0,231
16934400	44100	16937622	44108,39063	0,019

Tabelle 5: Abweichungen von den Referenz-Frequenzen

#### 4.2.3.9 Treiber Entwicklung

Die Treiber-Dateien werden in der Audio-Plattform-Softwarebibliothek im `device/wm8731` Verzeichnis erstellt.

Das Konfigurations-Interface befindet sich in der `wm8731.h` Header-Datei. In dieser sind die Prototypen und Konstanten für die Steuerung des CODEC definiert. Die zugehörige Implementation befindet sich in der `wm8731.c` Datei. Nachfolgend werden die wichtigsten Funktionen in

Tabellenform dargestellt. Die zugehörigen CODEC-Register sind in runden Klammern angegeben .

Funktion	Beschreibung
wm8731_set_lineout_vol	Line-out Lautstärkeregelung (R0+R1)
wm8731_set_linein_vol	Line-in Lautstärkeregelung (R2+R3)
wm8731_set_analog_path	Analoge Signalpfad Steuerung (R4)
wm8731_set_digital_path	Digitale Signalpfad Steuerung (R5)
wm8731_set_power_reg	Power Register (R6)
wm8731_set_interface	Digital Audio Interface Format (R7)
wm8731_set_sampling	Einstellung der Samplerate (R8)
wm8731_set_active	An-/Aus Funktion(R9)
wm8731_reset	Reset Funktion (R10)

Tabelle 6: WM8731 I2C-Konfigurations-Interface-Funktionen

Das Steuer-Interface des WM8731 IP-Cores wird in der `wm8731_device.h` Header-Datei definiert. Diese enthält die `wm8731_audio_dev_t` Device-Struktur, in der die EA-Basisadresse, die Stream- und Konfigurations-Device Strukturen referenziert werden. Die Register- und Konstantendefinitionen sind in der `wm8731_regs.h` definiert. Die Implementierung ist in der Datei `wm8731_device.c` zu finden. Die Treiber-Funktionen sind in folgender Tabelle aufgeführt:

Funktion	Beschreibung
wm8731_audio_init_device	Initialisierungsfunktion, integriert den Treiber in die HAL
wm8731_audio_exit_device	Entfernt den Treiber aus der HAL
wm8731_audio_set_sampling_rate	Samplerraten Konfigurationsfunktion

Tabelle 7: WM8731 IP-Core Treiber-Funktionen

#### 4.2.4 Ergebnis

Die Erstellung des WM8731 IP-Cores und die System-Integration konnten wie geplant durchgeführt werden. Der Treiber wurde mit verschiedenen Audio-Dateien<sup>1</sup> in unterschiedlichen Sampeleraten (8-, 32-, 41,1 und 48 kHz) mit 16-Bit Samplebreite im Einkanal- bzw. Stereo-Betrieb erfolgreich getestet.

Es wird eine minimale Tonhöhenveränderung durch die nicht exakt generierbaren Referenz-Frequenzen erzeugt. Anwendungen, die auf eine exakte Audio-Referenz-Frequenz angewiesen sind müssen einen externen Taktgeber integrieren.

Die Re-Konfigurations-Problematik konnte durch die Gruppierung der Samples zu Zwölf-Byte-Paketen umgangen werden.

<sup>1</sup> Die Audiotestdateien befinden sich auf der CD-ROM im Audiotest Verzeichnis

## 4.3 64-Bit-ALU IP-Core

Eine Echtzeit-MP3-Decodierung mit dem Helix-Decoder ist auf dem *Nios II*, ohne die in der Dokumentation geforderte 32-Bit-Multiplikation mit 64-Bit-Ergebnis, nicht zu erreichen (siehe Kapitel 6.2). Das ergab eine Geschwindigkeitsmessung<sup>1</sup>, die vor der Implementierung der Prozessor-Erweiterung durchgeführt wurde.

### 4.3.1 Ziel

Um den MP3-Decoder-Algorithmus in Echtzeit auszuführen, ist der Standard-Befehlssatz des *Nios II* nicht ausreichend. Aus diesem Grund wird eine ALU entwickelt, die den Prozessor um die oben genannten mathematischen Funktionen erweitert. Eine weitere Geschwindigkeitsverbesserung wird durch die Hardwareimplementierung von mathematischen Spezialfunktionen erwartet. Dies betrifft die im Decoder verwendete Count-Leading-Zeros<sup>2</sup>- sowie die Absolut- und die 32-zu-16-Bit-Clip-Funktion.

### 4.3.2 Konzept

Der Standard-Befehlssatz des *Nios II* kann über das *Custom Instruction Interface* erweitert werden. Die Zusatz-Befehle werden über freie Opcodes adressiert. Es können bis zu 256 zusätzliche Befehle integriert werden. Jeder Befehl kann mit zwei 32-Bit Quell-Registern und einem 32-Bit Ziel-Register ausgeführt werden. Die Rückgabe eines 64-Bit Wertes ist nicht direkt möglich. Dies führt zur Aufteilung der gewünschten mathematischen Funktionen in mehrere Befehle. So wird die 64-Bit-Multiplikation auf zwei Befehle aufgeteilt. Der erste Befehl multipliziert die beiden 32-Bit-Operanden und speichert das 64-Bit-Ergebnis in einem internen Akkumulator ab. Anschließend werden die höherwertigen 32-Bit als Ergebnis zurück gegeben. Der zweite Befehl dient dazu, einen gespeicherten Zahlenwert aus dem Akkumulator in das Zielregister zu laden und diesen gleichzeitig um eine bestimmte Anzahl von Bits nach rechts zu verschieben (Division durch  $2^n$ ). Der gesamte Befehlssatz ist in Tabelle 36 im E beschrieben. Nachträglich wurde ein weiterer Akkumulator hinzugefügt um zwei Summen parallel bilden zu können.

Abbildung 39 zeigt den schematischen Aufbau der ALU. Die Eingangsoperanden und das Ergebnis sind dunkel hervorgehoben. Die mathematischen Blöcke sind schraffiert dargestellt.

---

<sup>1</sup> Es wurde die Zeit gemessen, die der Prozessor (ohne Optimierung) für die Decodierung einer MP3-Datei mit 30 Sekunden Länge und 128 kbit/s Bitrate benötigt. Diese lag deutlich über 30 Sekunden.

<sup>2</sup> Es wird durch diese Funktion die Anzahl der zusammenhängenden Null-Bits in einem Zahlenwert ermittelt, beginnend mit dem höchsten Bit.




Abbildung 39: Schematischer Aufbau der 64-Bit-ALU

### 4.3.3 Implementierung

Bevor die Hardware modelliert wird werden Strukturmaßnamen durchgeführt. Anschließend erfolgt die Modellierung in Verilog. Eine Testbench wird entworfen und die Simulation mit *Altera ModelSim* durchgeführt. Danach wird die ALU in das System integriert und eine Header-Datei für die Anwendungsentwicklung erstellt.

#### 4.3.3.1 Projekt- und Modul-Struktur

In *Quartus II* wird das `mult64` Projekt und ein `hdl` Unterverzeichnis für die Verilog-Dateien angelegt. Der Koeffizientenspeicher wird basierend auf der 1-Port-RAM *Megafunction* mit dem *MegaWizard Plugin Manager* erstellt. Eine Definitionsdatei mit den definierten Opcodes und weiteren Konstanten wird angelegt. Das Top-Modul mit der Prozessor-Anbindung wird unter Zuhilfenahme der in der *Custom-Instruction*-Dokumentation gezeigten Vorlage erzeugt. Die Schiebe- (`lpm_clshift`) und Multiplikations-*Megafunction* (`lpm_mult`) werden im Top-Modul instanziert. Abschließend wird die Testbench-Datei mit den Testroutinen für den Core angelegt. Folgende Abbildung zeigt die entstandene Modul-Hierarchie:




Abbildung 40: 64-Bit-ALU Modul-Hierarchie

#### 4.3.3.2 Verilog Hardwarebeschreibung

Im Folgenden werden die Hardwarebeschreibungsdateien vorgestellt:

Die **Definitionsdatei** (siehe Anhang H.3.1) enthält die Opcode-Konstanten.

Das **Top-Modul** (siehe Anhang H.3.2) enthält die Programmlogik und beinhaltet die *Custom-Instruction*-Schnittstelle zur Anbindung an den Prozessor. Der Aufbau der Datei gliedert sich in folgende Abschnitte:

1. Moduldefinition mit *Custom Instruction* Interface (siehe S. 122)
2. Parameterdefinition (siehe S. 123)
3. Register- und Variablen-Definition (siehe S. 123)
4. Instanziierung des Koeffizientenspeichers, Multiplikators und des Schieberegisters mit den zugehörigen Parametern (siehe S. 123)
5. Logische Gleichungen für Multiplexer usw. (siehe S. 124)
6. Unterprogramm zur Initialisierung der gewählten Operation (siehe S. 124)
7. Hauptlogik mit taktabhängigen Register-Zuweisungen (siehe S. 126)

Die **Testbench** (siehe Anhang H.3.3) implementiert die Test-Funktionen für die ALU und ist wie folgt aufgebaut:

1. Moduldefinition (siehe S. 129)
2. Register- und Variablen-Definition (siehe S. 129)

3. Instanziierung des Top-Moduls (siehe S. 129)
4. Takt-Generierung (siehe S. 129)
5. Unterprogramme für die ALU-Befehle (siehe S. 129)
6. Testprogramm zur Verifikation der ALU durch Unterprogrammaufrufe und Ergebnisvergleich (siehe S. 130)

#### 4.3.3.3 Testbench-Simulation

Zur Verifikation der ALU mittels RTL-Simulation wurde für jeden Befehl (siehe E) eine Funktion in der Testbench angelegt. Fehlfunktionen werden durch Ergebnisvergleiche automatisch erkannt und der Testvorgang ggf. mit einem Fehler abgebrochen. Die Abbildung 41 zeigt die Wellendarstellung des folgenden Testbench Ausschnitts.

```

1 STORE(0, 2);           // Setzt Werte im Koeffizientenspeicher
2 STORE(1, 3); STORE(2, 4);
3 LOAD_A(0);             // Lädt Accu A mit 0
4 MULT_A_ADD_Q(0, 300);  // Multipl. den Koeff. 0 mit 300 und addiert
5 MULT_A_ADD_Q(1, 200);  // Multipl. den Koeff. 1 mit 200 und addiert
6 GET_A(0);              // Liefert das Ergebnis (ungeschiftet)

```

Quelltext 1: 64-Bit-ALU Testbench Quelltext-Ausschnitt




Abbildung 41: 64-Bit-ALU RTL-Simulation

#### 4.3.3.4 System-Integration

Um die ALU in das System zu integrieren, wird (wie in Kapitel 2.3.4.1 beschrieben) eine SOPC-Beschreibungsdatei<sup>1</sup> angelegt. Anschließend wird die ALU über die „Custom Instructions“-Option des Nios II Einstellungs-Dialogs in das System eingefügt. Bei der Integration können folgende Parameter verändert werden:

<sup>1</sup> mult64\_hw.tcl

Parameter	Beschreibung
MAX_SHIFT_DISTANCE_BITS_PER_CYCLE	Definiert die maximal pro Zyklus zu schieben-den Bits. Default Wert: 3
MULT_CYCLES	Definiert die Anzahl der Multiplikations-Zy-klen. Default Wert: 2

Tabelle 8: 64-Bit-ALU Parameter

Die folgende Abbildung zeigt einen Ausschnitt der erfolgten SOPC-Builder Integration:




Abbildung 42: 64-Bit-ALU System-Integration (SOPC-Builder Ausschnitt)

#### 4.3.3.5 Header-Datei

Die `alu64.h` Datei definiert den ALU-Befehlssatz über spezielle *Nios II Compiler Built-In Functions* (siehe Anhang I.1).

Bei der Integration weiterer *Custom Instructions* in das System ist ggf. eine Anpassung der „Custom Instruction Number“<sup>1</sup> nötig.

#### 4.3.4 Ergebnis

Die 64-Bit-ALU ist voll funktionsfähig und besitzt durch die Definition des Befehlssatzes in einer Header-Datei ein komfortables Anwendungs-Interface. Mit der Implementierung der Befehle in die MP3-Decoder Funktionen konnte die geforderte Echtzeitfähigkeit erreicht werden (siehe Kapitel 6.2.3).

<sup>1</sup> Diese Nummer bestimmt den Opcode-Index der ALU-Befehle und wird im SOPC-Builder bei der Integration angegeben. Die zugehörige Konstante (`ALU64_CI_N`) ist in der ALU-Header-Datei definiert.

## 4.4 Opencores.org IPs

Die Internet-Recherche nach frei verfügbaren Cores (für die fehlenden Funktionen) führte zur *Opencores.org* Entwicklergemeinde. Diese bietet über ihre Homepage ([www.opencores.org](http://www.opencores.org)) jedem registrierten Benutzer den Zugang zu unterschiedlichen IPs an. Die vorhandenen Projekte sind nach unterschiedlichen Kategorien wie Microprocessor, Communication-Controller usw. gruppiert.

Die angebotenen Komponenten haben in der Regel ein Wishbone-Bus-Interface und benötigen zur Verwendung in einem Altera-System einen „Bus-Wrapper“ (siehe 2.3.4.2).

Für die angepassten Cores wird zum Zweck der Strukturierung jeweils ein eigenes *Quartus II* Projekt erstellt (siehe Anhang D.1). Die „Bus-Wrapper-Module“ sind zur Dokumentation in den Anhang H.4 eingefügt. Bevor die Komponenten in das System integriert werden können, ist die Erstellung einer SOPC-Beschreibungsdatei erforderlich (siehe Kapitel 2.3.4.2).

Im Folgenden werden die verwendeten Cores beschrieben:

Der **I2C-Master** wird für die Anbindung des WM8731 I2C-Konfigurations-Interface und des auf dem Board befindlichen EEPROMs verwendet (siehe Abbildung 29). Bei der System-Integration stellte sich heraus, dass das I2C-Slave-Clock-Signal (SCLK) nicht der erwarteten Signalform entspricht. Dies konnte auf einen fehlenden Pull-Up-Widerstand zwischen dem FPGA und dem MAX II CPLD<sup>1</sup> zurückgeführt werden. Ein Versuch, die FPGA Pin-Konfiguration so zu ändern, dass ein interner Pull-Up-Widerstand bei dem Ausgangs-Port verwendet wird, scheiterte. Gelöst wird das Problem durch eine Modifikation des Bus-Wrappers, sodass anstatt des Tristate-Ausgangs ein normaler High-Pegel erzeugt wird (siehe H.4.3)

Der eingesetzte **PS/2-Core** wird für die Anbindung der Tastatur benötigt. Hier ist anzumerken, dass der Core-Quelltext in VHDL geschrieben ist und der Bus-Wrapper in Verilog. Dies zeigt die Interoperabilität beider Sprachen und die Stärken der Quartus II Software.

Der **SPI-Master** IP-Core der Entwicklergemeinde wurde zu Beginn der Entwicklung einem Geschwindigkeitstest unterzogen. Der Test ergab eine unzureichende Performance für die geforderte Anwendung (siehe Abbildung 28) und wurde daraufhin durch eine Neuentwicklung ersetzt (siehe Kapitel 4.1).

---

<sup>1</sup> Der MAX II CPLD wird auf dem Entwicklungskit als Bus-Multiplexer und Pegel-Transformator zwischen FPGA und einigen Peripherie-Bausteinen verwendet .

## 5 Systementwicklung

Die Hardware-Plattform besteht aus mehreren Komponenten (IP-Cores), die mit dem *SOPC-Builder* zu einem Gesamtsystem generiert werden (siehe Kapitel 2.3.4.1).

### 5.1 Konzept

Der konzeptionelle Systemaufbau mit der Gliederung in Module ist in der folgenden Abbildung dargestellt: Der eckig umrandete, mittlere Teil symbolisiert die Grenzen des FPGA. Die Komponenten, die ober- und unterhalb angeordnet sind, zeigen die Peripheriebausteine, die über EA-Pins mit dem FPGA verbunden sind. Die weißen Pfeile und der waagrechte Balken symbolisieren das Bussystem. Zur besseren Übersichtlichkeit sind die Komponenten nach Kategorien gruppiert.




Abbildung 43: Hardwareorientierte Darstellung des Systemaufbaus

## 5.2 Implementierung

### 5.2.1 Projektstruktur

Zu Beginn der Implementierung des in der Abbildung 43 dargestellten Systems wird eine Projektstruktur erzeugt (siehe Abbildung 44). Diese besteht aus dem **Quartus II Audio-Plattform-Projekt**, das in weitere Projektdateien aufgeteilt ist. Dies ist das **SOPC-Builder-Projekt**, das die einzelnen Komponenten über Busverbindungen zu einem Gesamtsystem vereint (siehe 5.2.2) schließlich das **Top-Modul**, das das generierte **SOPC-Modul** und weitere Hilfsmodule wie den **Touchpanel-Clock-Multiplexer** und das **Audio-Clock-Join-Modul** verbindet. Die **Projekteinstellungen** sowie die **Clock-Constraints** werden für den Kompilierungsprozess benötigt. Diese Art der Strukturierung wird größtenteils durch die Verwendung der *Quartus II* Software vorgegeben.




Abbildung 44: Audio-Plattform Projektstruktur

Das **Quartus II Audio-Plattform-Projekt** befindet sich im `spi_base` Verzeichnis (siehe D.1).

Die **Projekt-Einstellungen** sind in der `spi_base.qsf`<sup>1</sup> Datei definiert und enthalten die Pin-Zuweisungen sowie weitere Konfigurationseinstellungen (siehe Anhang J.2). Die Datei lässt sich mit einem Texteditor oder komfortabel über den *Quartus II* Projekt-Einstellungs-Dialog bearbeiten .

Die **Clock-Constraints** werden innerhalb der `spi_base.sdc`<sup>2</sup> Datei definiert (siehe Anhang J.1). Diese werden für die Timing-Analyse benötigt, die während der Systemsynthese (Kompilierung) in *Quartus II* durchgeführt wird. In der Datei werden die nicht synchronen Takte (siehe Kapitel 5.2.2.1) mit False-Path-Constraints<sup>3</sup> markiert.

<sup>1</sup> Quartus II Settings File

<sup>2</sup> Synopsys Design Constraints File

<sup>3</sup> False-Path-Constraints werden verwendet, um zwei voneinander unabhängige Taktsignale für die Timing-Analyse zu markieren. Dadurch werden die sonst entstehenden False-Positives bei der Berechnung von Register-Setup- bzw. Hold-Violations vermieden.

Der **Touchpanel-Clock-Multiplexer** ist ein einfaches Verilog-Modul (keine SOPC-Komponente), um zwei Taktquellen zu multiplexen. Dieser wird verwendet, da sich der LCD-Controller und der Touchpanel-ADC das Slave-Clock-Signal (SCLK) auf dem Entwicklungskit teilen. So werden die beiden SCLKs, die von unterschiedlichen Cores generiert werden, auf übergeordneter Ebene gemultiplext (siehe H.4.5).

Das **Audio-Clock-Join-Modul** dient zur Zusammenfassung von zwei Einzelsignalen zu einem Bussignal.

## 5.2.2 SOPC-Builder-Projekt

Das **SOPC-Builder-Projekt** `spi_base.sopc` enthält alle Informationen zur Generierung des SOC. Diese umfassen die verwendeten Komponenten mit Adressvergabe, die Bus- und IRQ-Verbindungen sowie die Aufteilung in unterschiedliche Takt-Zonen.

### 5.2.2.1 Takt-Zonen

Das System wird in drei Takt-Zonen (Clock-Domains) aufgeteilt: Die 100-MHz **CPU-Clock-Domain** wird für den Prozessor, das SRAM und den Flashspeicher vorgesehen, damit diese mit einer möglichst hohen Takt-Frequenz Daten untereinander austauschen können. Für die Peripherie-Controller ist ein langsamerer Takt ausreichend. Hierfür wird die 60-MHz **Peripheral-Clock-Domain** erstellt. Die an das SDRAM-angebundenen Komponenten werden in die 66,5-MHz **SDRAM-Clock-Domain** integriert. Dieser Takt wird durch die Verwendung einer 133-MHz SDRAM-Anbindung vorgegeben. Zur Erzeugung der Audio-Referenz-Takte wird ein zusätzliches PLL integriert (siehe Kapitel 4.2.3.8). Die folgende Abbildung zeigt den erläuterten Aufbau, zusätzlich sind die in den Zonen enthaltenen Module mit den im **SOPC-Builder** vergebenen Instanznamen dargestellt:




Abbildung 45: System Clock-Domains

### 5.2.2.2 Systemkomponenten (IP-Cores) mit Avalon-Busverbindung

Die folgende Abbildung zeigt die Verbindung der Komponenten über den *Avalon-Bus*: Zu erkennen ist die zentrale Rolle der CPU (A), die mit den anderen Modulen über Bridges (C, D, G, W) verbunden ist. Aus Gründen der Übersichtlichkeit sind die in der LCD-Chain enthaltenen Format-Adapter (3, 4, 5) nicht dargestellt. An den eingezeichneten DMAs ist der Übergang von Speicher-Interface zu Streaming-Interface (*Avalon-MM* → *Avalon-ST*) zu erkennen.




Abbildung 46: Systemkomponenten mit Avalon-Busverbindung

Das System wird aus den in der folgenden Tabelle aufgeführten Komponenten zusammengesetzt:

	Beschreibung	Instanzname	IRQ		Beschreibung	Instanzname	IRQ
<b>A</b>	Nios II	cpu		<b>P</b>	Opencores I2C-Master	i2c_audio	6
<b>B</b>	64-Bit-ALU	cpu_mult64_inst		<b>Q</b>	PIO	lcd_cntrl_enable, * scl, * sda	
<b>C</b>	Pipeline-Bridge	cpu2ram_bridge		<b>R</b>	SPI	touch_panel_spi	11
<b>D</b>	Tristate-Bridge	tristate_bridge		<b>S</b>	PIO	touch_panel_irq	10
<b>E</b>	Cypress SRAM	ext_ssram		<b>T</b>	SPI-Master IP-Core	sd_controller	
<b>F</b>	Flash Memory	ext_flash		<b>U</b>	Opencores PS/2	oc_ps2	8
<b>G</b>	Clock-Crossing-Bridge	cpu2peripheral		<b>V</b>	Opencores I2C-Master	eeprom_i2c	12
<b>H</b>	Interval Timer	high_res_timer	1	<b>X</b>	DDR-SDRAM Controller	ddr_sdram	
<b>I</b>	Performance Counter	performance_counter_0		<b>Y</b>	On-Chip Memory	dma_descriptor_memory	
<b>J</b>	Interval Timer	sys_clk_timer	2	<b>Z</b>	Scatter-Gather DMA-Controller	audio_sgdma_rx	4
<b>K</b>	Phase-Locked-Loop (PLL)	pll		<b>1</b>	Scatter-Gather DMA	audio_sgdma_tx	3
<b>L</b>	PIO	button_pio	9	<b>2</b>	WM8731 IP-Core	wm8731	
<b>M</b>	PIO	led_pio		<b>3</b>	Scatter-Gather DMA	lcd_sgdma	5
<b>N</b>	JTAG UART	jtag_uart	7	<b>4</b>	LCD-16-24-Converter	lcd_converter	
<b>O</b>	System ID Peripheral	sysid		<b>5</b>	Video Sync Generator	altera_avalon_video-sync_generator_inst	

Tabelle 9: Systemkomponenten

In der Tabelle sind zusätzlich die zugeordnete IRQ-Nummer und der Instanzname aufgeführt. Der Name wird bei der Generierung der `system.h` Datei (siehe Kapitel 2.4.4), in der sich die Konstanten für die Softwareentwicklung befinden, verwendet.

Der **Nios II** ist ein 32-Bit RISC-Prozessor und wird von Altera mit der *MegaCore IP-Library* zur Verfügung gestellt. Dieser kann bei der Erstellung im System mit unterschiedlichen Einstellungen konfiguriert werden:

Einstellung	Wert
Nios II Core	Nios II/fast
Hardware Multiply	Yes
Hardware Divide	Yes
Instruction Cache	4 KB ohne Burst
Data Cache	2 KB
Data Cache Line Size	16 Bytes
Debug Level	1

Tabelle 10: Nios II Konfiguration

Die Einstellungen sind so gewählt, dass der Prozessor mit einer möglichst hohen Performance arbeitet. Der dabei erhöhte Ressourcenverbrauch (Logik Elemente und Register) stellt hier keinen Nachteil dar.

Die **Phase-Locked-Loop** (PLL) wird innerhalb des Systems mehrmals verwendet (siehe Abbildung 45). Eine PLL erzeugt aus dem extern zugeführten 50-MHz Oszillatorsignal die Systemtakte für CPU, SRAM, FLASH und Peripherie. Eine weitere PLL generiert die Audio-Referenz-Takte (siehe Kapitel 4.2.3.8). Die dritte PLL wird automatisch durch die Verwendung des DDR-SDRAM-Controller-Cores in das System integriert.

Der **LCD-16-24-Converter** ist ein IP-Core, der eine 16-Bit-Pixel zu 24-Bit-Pixel-Konvertierung durchführt und als *Avalon-ST*-Komponente implementiert ist. Der Quelltext ist im Anhang H.4.4 abgedruckt.

Der **Scatter-Gather-DMA-Controller** wird im System zur Verbindung des Hauptspeichers (DDR-SDRAM) mit den Streaming-Schnittstellen (*Avalon-ST*) des LCD-Controllers und des WM8731 IP-Cores verwendet. An die eingesetzten DMAs wird ein On-Chip Speicher (Y) angebunden, in dem über „Descriptor-Chains“ die DMA Steuerung erfolgt.

Die **PIO**-Komponente ist ein Altera-*MegaCore* zur direkten Ansteuerung von FPGA-Pins und wird hier für die Anbindung der Taster und LEDs verwendet.

Die **System ID** Komponente dient zur Identifikation des erstellten Systems. So wird vermieden, dass ein fertiges Softwareprojekt auf ein veraltetes bzw. nicht passendes System übertragen wird.

Auf die neu entwickelten Komponenten wird hier nicht weiter eingegangen, da die Systemintegration in den jeweiligen Kapiteln erläutert wird.

Der **Interval-Timer** wird zweimal mit unterschiedlichen Zeitauflösungen (10µs und 10ms) erstellt und dient als Zeitgeber im System.

Da bei der Verwendung unterschiedlicher Takt-Zonen verschieden getaktete Komponenten miteinander kommunizieren müssen (z.B. beim Zugriff der 100-MHz CPU auf die 60-MHz Peripherie, siehe Abbildung 45) ist eine Synchronisationslogik erforderlich. Es gibt folgende Möglichkeiten zur Lösung: Es wird dem SOPC-Builder überlassen, „unsichtbare“ Clock-Domain-Adapter zwischen die Master-Slave-Verbindungen zu integrieren oder es werden manuell **Clock-Crossing-Bridges** (CCB) zur Entkopplung der Komponenten hinzugefügt. Hier wird die manuelle Variante bevorzugt, da diese durch die Verwendung von FIFOs einen höheren Datendurchsatz ermöglicht. Das System mit den integrierten CCBs ist in Abbildung 47 zu sehen. Bei der Erstellung der Instanzen im *SOPC-Builder* wurden die Standardwerte für die FIFOs übernommen.




Abbildung 47: System-Bridges (Clock-Crossing-, Pipeline- und Tristate-Bridges)

Lange Signalwege innerhalb eines Systems führen zur Verringerung der maximal möglichen Systemfrequenz (Fmax). Zur Reduktion des Signalwegs pro Zyklus wird die **Pipeline-Bridge** verwendet. Diese integriert eine Registerstufe zwischen die angeschlossenen Komponenten. Hierdurch werden die Signallaufzeiten reduziert und die Fmax erhöht. Eine Erhöhung der Zyklenanzahl wird dabei akzeptiert.

Die **Tristate-Brige** dient zum Multiplexen von Signalen und wird im Zusammenhang mit dem SSRAM und dem Flash-Speicher eingesetzt (siehe Abbildung 47). Diese teilen sich den Daten- und Adressbus. Hierdurch werden EA-Pins gespart.

Die Adressvergabe für die *Avalon-MM*-Komponenten ist trivial und erfolgt bei der Konfiguration der Komponente im *SOPC-Builder*.

### 5.2.3 System-Generierung und Synthese (Kompilierung)

Das so erstellte System kann im *SOPC-Builder* bei kollisionsfreier Adress- und Interrupt-Vergabe generiert werden. Anschließend wird *Quartus II* ein grafisches Symbol für das erstellte System (Verilog-Datei) erzeugt bzw. aktualisiert. Das System-Schaltungssymbol lässt sich in das

zuvor angelegte grafische Top-Modul einfügen und mit den EA-Pins verbinden. Den Abschluss der Erstellungsphase bildet die Synthese des Systems. Die dabei entstehende SOF-Datei kann in das FPGA programmiert und anschließend verifiziert werden.

#### 5.2.4 FPGA-Ressourcen-Verbrauch

Folgende Tabelle enthält den FPGA-Ressourcen-Verbrauch des erstellten Systems:

Ressource	Einheiten
Total logic elements	20,498 / 24,624 ( 83 % )
Total combinational functions	16,269 / 24,624 ( 66 % )
Dedicated logic registers	12,378 / 24,624 ( 50 % )
Total registers	12612
Total pins	164 / 216 ( 76 % )
Total memory bits	145.222 / 608.256 ( 24 % )
Embedded Multiplier 9-bit elements	12 / 132 ( 9 % )
Total PLLs	3 / 4 ( 75 % )

Tabelle 11: FPGA-Ressourcen-Verbrauch

### 5.3 Ergebnis

Der Systemerstellungsprozess wird durch die von Altera zur Verfügung gestellten Werkzeuge sehr vereinfacht. Sobald ein Basissystem vorhanden ist, können Änderungen durch das Hinzufügen neuer Komponenten einfach durchgeführt werden (Konfigurierbarkeit!). Hierbei ist auf den Ressourcenverbrauch zu achten. Das entstandene System benötigt bereits ca. 83% der verfügbaren Logik-Elemente. Um z.B. einen Netzwerk-Controller mit DMA-Anbindung zu integrieren, muss der Verbrauch zuvor durch Optimierung bzw. Entfernung nicht benutzter Komponenten verringert werden.

Ein für das Entwicklungskit spezielles Problem soll nicht unerwähnt bleiben: So ist vom Hersteller die Verbindung der LEDs an das FPGA in derselben EA-Bank durchgeführt worden, in der auch das DDR-SDRAM angeschlossen ist. Es scheint, dass durch die Verwendung des DDR-SDRAM-Cores in dem System sehr viele Pin-nahe Logik-Ressourcen verbraucht werden und eine Parallel-Nutzung einiger LED-Pins aus diesem Grund nicht möglich ist.

## 6 Softwareentwicklung

### 6.1 Audio-Plattform-Softwarebibliothek

Der konzeptionelle Aufbau der Audio-Plattform-Softwarebibliothek mit den Treibern und APIs wird anhand der folgenden Abbildung erläutert:

In der Mitte ist die Anwendung abgebildet, die die Softwarebibliotheks-Funktionen verwendet. Diese kann mit den hardwareunabhängigen APIs für den Dateizugriff, dem grafischen Benutzerinterface und der Audio-API verbunden werden. Die PS/2- und Touchpanel-Treiber sind hardwareabhängig und werden ohne Abstraktion eingebunden. Die anderen Treiber werden von der Anwendung entkoppelt. Dies soll den Austausch der zugrunde liegenden Hardware (SOC, IP-Cores) erleichtern. Die mit „Device“ benannten Module sind zusätzlich in die *Hardware Abstraction Layer* (HAL) integriert. Diese ermöglicht den Zugriff über Standard-Bibliotheks-Funktionen (siehe Kapitel 2.4.3).




Abbildung 48: Schematischer Aufbau der Audio-Plattform-Softwarebibliothek mit Kennzeichnung der HAL-Devices

Die Bibliothek befindet sich im `nios2_audio_plattform` Projekt (siehe D.2). Im Folgenden werden die entwickelten Treiber und APIs beschrieben.

## 6.1.1 Datenspeicherung

### 6.1.1.1 SPI-Master-Treiber

Der SPI-Treiber wird in Kapitel 4.1.3.6 erläutert.

### 6.1.1.2 SD-Karten-Treiber

Der SD-Karten-Treiber basiert auf einer 8-Bit-*Atmel-AVR*-Implementierung, die vom Autor innerhalb der „LogFrog“ Datenlogger-Applikation erstellt wurde . Die Treiberdateien befinden sich im device/mmc Verzeichnis. Folgende Tabelle beschreibt den Inhalt der Treiberdateien:

Datei	Beschreibung
mmc_card.h	Definition der MMC/SD-Karten- und Protokoll spezifische Konstanten
mmc_spi_device.h	Treiber-Funktions-Prototypen
mmc_spi.c	Implementierung der MMC/SD-Karten Protokollfunktionen
mmc_spi_device.c	Implementierung der HAL Treiberfunktionen
buffered_io.h	Prototypen für die Block-Pufferung
buffered_io.c	Implementierung der Block-Pufferung

Tabelle 12: SD-Karten Treiber-Dateien

Im Unterschied zur ursprünglichen Implementierung wird hier die SPI-Schnittstelle besser ge-kapselt. Dies ermöglicht einen einfachen Austausch des zugrunde liegenden SPI-Treibers bei zukünftigen System-Änderungen. Zusätzlich wurde der SD-Treiber um die Multiple-Block-Read und Mutliple-Block-Write<sup>1</sup> SD-Protokoll-Funktionen ergänzt (siehe Anhang I.5.2) . Dies führte zu einer Lese- und Schreibgeschwindigkeits-Verbesserung, die durch eine Messung dokumentiert wird und in der Abbildung 28 dargestellt ist. Bei der getesteten 1-GB Hama SD-Karte ist eine Steigerung der Performance von 6979 kbit/s auf 7886 kib/s (ca. 13 Prozent) zu erkennen. Die Messung ist nicht repräsentativ, da keine Vergleichsmessungen (vorher/nachher) mit anderen Karten durchgeführt wurden. Es wird jedoch davon ausgegangen, dass sich die Verbesserung auch auf andere Karten auswirkt, da das Datenzugriffs-Prinzip verbessert wurde.

Der Treiber ist mit einer Block-Pufferung ausgestattet, die SD-Karten-Blöcke bei einem wiederholten Zugriff im RAM zwischenspeichert. Dies optimiert Zugriffe mit kleiner Schreib-Lesegröße. Beim Daten-Streaming<sup>2</sup> mit Schreib-Lesegrößen ab 512 Bytes wird der Pufferungsmechanismus bei einem vollständigen Blockzugriff umgangen. Die Anzahl der zu puffernden Blöcke ist konfigurierbar. Tendenziell gilt: Je mehr Puffer, umso schneller ist der Treiber. Hier ist zwischen Performancegewinn und Speicherverbrauch abzuwägen.

Hierfür wurde ein Testprogramm erstellt, das im Anhang G.2 zu finden ist.

---

<sup>1</sup> Die Multiple-Block Funktionen erlauben das Lesen- bzw. Schreiben mehrerer Blöcke sequentiell hintereinander. Hierdurch kann die SD-Karte, während Daten übertragen werden, bereits Speicher für den nächsten Block löschen bzw. reservieren.

<sup>2</sup> Kontinuierliches Schreiben bzw. Lesen

### 6.1.1.3 Partitions-Device

Das Partitions-Device ist in dem `device/partition` Verzeichnis definiert und wurde entwickelt, um den Zugriff auf die Dateisystem-Partitionen zu abstrahieren. Die `partition_device.h` Datei enthält die Device-Struktur und den Prototypen für die Initialisierungsfunktion. Durch die Integration des Treibers in die HAL kann eine Anwendung nach Initialisierung des Treibers auf die vorhandenen Partitionen mit den Standard EA-Funktionen zugreifen. Die Zuweisung der `parentDevice` Variable in der Device-Struktur ermöglicht die Angabe des Speichermediums, auf das der Partitions-Treiber nach der Initialisierung zugreifen soll.

### 6.1.1.4 FAT-Filesystem

Die Implementierung des FAT-Filesystems basiert auf der vom Autor innerhalb des Studiums angefertigten Datenlogger Applikation. Die Treiberdateien befinden sich im `device/fat` Verzeichnis. Folgende Tabelle beschreibt den Inhalt der wichtigsten Treiberdateien:

Datei	Beschreibung
<code>fat.h</code>	Definition der Konstanten und FAT-spezifische Funktions-Prototypen
<code>fat_device.h</code>	Treiber-Funktions-Prototypen
<code>fat_device.c</code>	Implementierung der HAL Treiberfunktionen
<code>create.c</code>	Implementierung der create-, unlink- und rename-Funktion
<code>dir.c</code>	Verzeichniszugriffs-Funktionen
<code>mount.c</code>	Implementierung der mount-Funktion
<code>open.c</code>	Implementierung der open-Funktion
<code>readwrite.c</code>	Implementierung der read- und write-Funktionen

Tabelle 13: FAT-Filesystem Treiber-Dateien

Die Integration des Treibers aus der *Atmel-AVR*-Programmbasis erfolgte ohne große Anpassungen. Ein Programmfehler, der durch die *Nios II* 32-Bit-Architektur hervorgerufen wird, konnte gelöst werden (es wurde auf 16-Bit Werte an ungeraden Adressen zugegriffen, das führte zu einem Bus-Fehler, die fehlerhafte `unicode_utf16to8`<sup>1</sup> Funktion wurde umgeschrieben).

### 6.1.1.5 Schreib-Lesegeschwindigkeitsmessung

In der Testphase wurden mehrere unterschiedliche SD-Karten auf ihre Schreib- und Lesegeschwindigkeit mit dem FAT-Filesystem getestet. Für die grafische Darstellung (siehe Abbildung 49 und Abbildung 50) wurden jeweils vier Kennlinien von unterschiedlichen Kartengrößen ausgewählt. Die zugehörigen Messwerte sind in der Tabelle 37 im F aufgeführt. Die Messung wurde mit einer 8 MB großen Datei und mit einer Pufferung von fünf Blöcken durchgeführt. Das Messergebnis, die Datei-Schreib- bzw. -Lesezeit, wurde gemittelt und in kbit/s umgerechnet. Das Messprogramm ist im Anhang G.4 abgedruckt.

---

<sup>1</sup> Die `unicode_utf16to8` Funktion ist innerhalb der `charset/unicode.c` Datei implementiert.




Abbildung 49: Lesegeschwindigkeitsmessung mit unterschiedlichen SD-Karten




Abbildung 50: Schreibgeschwindigkeitsmessung mit unterschiedlichen SD-Karten

### 6.1.1.6 Messung der Rechenzeitverteilung

Es wird eine Messung zur Untersuchung der Rechenzeitverteilung beim Zugriff auf die SD-Karte durchgeführt. Die beiden folgenden Abbildungen zeigen das Ergebnis dieser Messung. Der obere Teil des Balkens im Diagramm repräsentiert die Zeit, die der FAT-Treiber für das Datei-Handling<sup>1</sup> benötigt. Der untere Balken stellt die Datenübertragungs-Zeit dar, die zwischen SD-

<sup>1</sup> Das Datei-Handling beinhaltet folgende Funktionen: a. beim Lesen: Suche des nächsten Clusters in der FAT, b. Beim Schreiben: Suche des nächsten freien Clusters und dessen Allokation. Die Dateizeiger Berechnung, um den Clusterübergang zu prüfen und die Daten-Zwischenpufferung, erfolgt bei beiden Operationen.

Karte und Hauptspeicher verbraucht wird. Die zugehörigen Messwerte sind in der Tabelle 38 im F abgebildet. Das Messprogramm ist im Anhang G.4 abgedruckt.




Abbildung 51: Rechenzeitverteilung der Lesezeit




Abbildung 52: Rechenzeitverteilung der Schreibzeit

Anhand der Abbildungen ist zu erkennen, dass der FAT-Treiber bei Schreib-Lesegrößen im Bereich von 16 bis 512 Byte Rechenzeitrelevant ist. Ab einer Größe von 512 Byte verringert sich die SD-Karten-Datenübertragungszeit sichtbar. Dies ist auf den Multi-Block-Read und -Write-Mode zurückzuführen, der bei Übertragungen mit mehr als einem Block (512 Bytes) verwendet wird (siehe Kapitel 6.1.1.2). Mit steigender Zugriffsgröße verringert sich die Aufruf-Frequenz der FAT-Lese- bzw. -Schreib-Funktion und somit die Rechenzeit für das Datei-Handling.

## 6.1.2 Audio

### 6.1.2.1 I2C-Treiber

Der Treiber implementiert die Steuerung für den Opencore I2C-Core. Dieser basiert auf einer Linux-Version von P. Korsgaard<sup>1</sup>, die in dieser Arbeit für die Altera-Infrastruktur reimplementiert wurde. Die Treiber-Dateien befinden sich im device/oc\_i2c Verzeichnis. In der

<sup>1</sup> <http://www.linuxhq.com/kernel/v2.6/18/drivers/i2c/busses/i2c-ocores.c>

`oc_i2c_master_regs.h` Datei werden die Core-Register und Status-Flags definiert. Die Device-Struktur und die Funktions-Prototypen werden in der `oc_i2c_master.h` Datei definiert.

Funktion	Beschreibung
<code>oc_i2c_init_device</code>	Initialisiert den Treiber und registriert in der HAL
<code>oc_i2c_exit_device</code>	Entfernt den Treiber

Tabelle 14: Opencore I2C-Treiber

### 6.1.2.2 WM8731 Device-Treiber

Der Treiber für den Audio-CODEC wird in Kapitel 4.2.3.9 beschrieben.

### 6.1.2.3 Streaming-API

Die Streaming-API ist eine speziell entwickelte Ring-Puffer-Implementierung, die direkt mit einer DMA für den Datentransfer verbunden ist (siehe Abbildung 53). Bei der Initialisierung wird die Transfergröße und die Gesamt-Puffergröße spezifiziert. Einer Anwendung werden Schreib- bzw. Lesefunktionen für die Datenübertragung mit den Ring-Puffern zur Verfügung gestellt. Die angeschlossene DMA übernimmt den Transfer der Daten zwischen Ring-Puffer und Avalon-ST-Sink oder -Source. In der vorliegenden Arbeit wird diese API verwendet, um die Audioschnittstelle des WM8731 IP-Cores mit der Anwendung zu verbinden.




Abbildung 53: Streaming-API

Die Treiberdateien sind im `device/stream` Verzeichnis zu finden. Die `stream.h` Datei definiert die Treiberfunktions-Prototypen und die Device-Struktur. Die `stream.c` Datei implementiert die API-Funktionen.

### 6.1.2.4 Audio-API

Die Audio-API stellte eine generalisierte Audio-Schnittstelle für die Anwendungsentwicklung zur Verfügung. Damit soll eine Kapselung der zugrunde liegenden Treiberebene geschaffen werden. So greifen die MP3- und WAV-APIs nicht direkt auf die WM8731-IP-Core Funktionen zu. Dies soll zukünftige Erweiterungen (z.B. die Integration eines anderen CODECs) erleichtern. Die Treiber-Dateien sind im `device/audio` Verzeichnis zu finden. Die `audio.h` Header-Datei definiert die folgenden öffentlichen Funktionen:

Funktion	Beschreibung
<code>audio_set_sampling_rate</code>	Setzt die Samplerate
<code>audio_get_sampling_rate</code>	Liest die Samplerate aus

<code>audio_clear_stream</code>	Löscht den Audio-Ausgabedatenstrom
<code>audio_stream_to_file</code>	Liest Daten aus dem Audio-Eingangsstrom in eine Datei
<code>audio_stream_from_file</code>	Schreibt Daten aus einer Datei in den Audio-Ausgabestrom
<code>audio_set_line_out_volume</code>	Stellt die Line-Out Lautstärke ein

Tabelle 15: Audio-API-Funktionen

### 6.1.2.5 WAV-API

Die WAV-API wurde entwickelt, um den Zugriff auf WAV-Dateien zu vereinfachen. So kann über die entstandene API eine WAV-Datei abgespielt und aufgenommen werden. Die API-Dateien sind im `audio/wav` Verzeichnis zu finden. Die `wav.h` Header-Datei definiert die folgenden Funktionen:

Funktion	Beschreibung
<code>wav_init_playback</code>	Initialisiert die Datei-Wiedergabe
<code>wav_play_next</code>	Spielt die nächsten n-Bytes ab
<code>wav_exit_playback</code>	Beendet die Wiedergabe
<code>wav_get_seconds_left</code>	Gibt einen Sekundenzähler für die verbleibende Spielzeit zurück
<code>wav_init_recording</code>	Initialisiert die Datei-Aufnahme
<code>wav_record_next</code>	Nimmt die nächsten n-Bytes auf
<code>wav_exit_recording</code>	Beendet die Aufnahme

Tabelle 16: WAV-API Funktionen

### 6.1.2.6 MP3-Decoder-API

Innerhalb der Audio-Plattform wird die Helix-MP3-Decoder-API (siehe Kapitel 6.2.1.4) in folgende Funktionen gekapselt. Die API-Dateien sind im `audio/mp3` Verzeichnis zu finden.

Funktion	Beschreibung
<code>mp3_init_decode</code>	Initialisiert den Decoders
<code>mp3_exit_decode</code>	Gibt den Decoderspeicher frei
<code>mp3_init_playback</code>	Initialisiert die Playback-Struktur, Öffnet die abzuspielende Datei
<code>mp3_exit_playback</code>	Schließt die Datei, Leert den Audio-Puffer
<code>mp3_play_next</code>	Liest MP3-Daten aus der Datei, decodiert MP3-Daten und füllt den Audio-Puffer mit Sample-Daten
<code>mp3_get_seconds_left</code>	Gibt die Anzahl der verbleibenden Sekunden zurück

Tabelle 17: Gekapselte MP3-Decode- API innerhalb der Audio-Plattform

### 6.1.3 Grafisches Benutzerinterface

#### 6.1.3.1 PIO-LCD-Treiber

Der PIO-LCD-Treiber wird dazu verwendet, den LCD-Controller zu initialisieren. Die Treiber-Daten sind im `device/alt_tpo_lcd` Verzeichnis zu finden. Der Quelltext stammt aus dem Picture-Viewer-Beispielprogramm, das dem Entwicklungssystem beiliegt. Der Treiber wird mit drei 1-Bit PIO IP-Cores verbunden, deren EA-Adressen bei der Initialisierung der Treiber-Struktur angegeben werden müssen.

Funktion	Beschreibung
<code>alt_tpo_lcd_read_config_register</code>	Liest LCD-Register
<code>alt_tpo_lcd_write_config_register</code>	Beschreibt LCD-Register
<code>alt_tpo_lcd_init</code>	Initialisiert LCD

Tabelle 18: PIO-LCD-Treiber API

#### 6.1.3.2 Framebuffer-API

Die Framebuffer-API stellt die programmatische Schnittstelle zwischen Hauptspeicher und LCD-Display dar. In der Initialisierungsfunktion wird eine DMA gestartet, die die RGB Pixel-Daten kontinuierlich aus dem Speicher an einen Pixel-Konverter weiterreicht. Die `alt_video_display` Struktur definiert Variablen für die Bildschirmauflösung und Pixelbreite, die bei der Initialisierung angegeben werden können. Die API ist in dem `device/alt_video_display` Verzeichnis definiert und stammt aus dem Picture-Viewer-Beispielprogramm. Sie wurde um einen Frame-Counter (Bildzähler) erweitert, der es dem Prozessor ermöglicht einen Bildwechsel zu erkennen.

Funktion	Beschreibung
<code>alt_video_display_init</code>	Initialisiert Framebuffer und DMA
<code>alt_video_display_close</code>	Gibt Framebuffer-Speicher frei und stoppt DMA

Tabelle 19: Framebuffer-API

#### 6.1.3.3 Grafik API

Die Grafik API stellt Funktionen zum Zeichnen von Linien, Rechtecken und Zeichenketten zur Verfügung. Es wird ein Rechteck-Clipping für die Linien-Funktionen unterstützt. Intern greift die API auf den Framebuffer zu, der sich im Hauptspeicher befindet und von der Framebuffer-API kontrolliert wird (siehe Kapitel 6.1.3.2). Die `gfx_context_t` Struktur, die jeder Zeichenfunktion übergeben wird, definiert ausgewählte Farbe, Schrift und Clip-Region. Zur Initialisierung der Kontext-Struktur wird ein Zeiger auf die `alt_video_display` Struktur benötigt. Die API ist im `gfx` Verzeichnis zu finden. Die folgende Tabelle enthält die wichtigsten Zeichenfunktionen. Diese unterstützen nur den 16-Bit Farbmodus (Hi-Color) vollständig. Andere Modi müssen bei Bedarf nachgerüstet werden. Die Implementierung unterstützt bisher nur eine Festpunktschrift.

Diese ist im `gfx/font` Unterordner zu finden und kann als Vorlage für Erweiterungen genutzt werden:

Funktion	Beschreibung
<code>gfx_draw_line</code>	Zeichnet eine Linie
<code>gfx_draw_string</code>	Zeichnet eine Zeichenkette
<code>gfx_fill_rect</code>	Füllt ein Rechteck
<code>gfx_set_pixel</code>	Setzt einen Pixel

Tabelle 20: Grafik API

#### 6.1.3.4 Altera-SPI Treiber

Im System wird für die Anbindung des Touchpanel-AD-Wandlers der Altera SPI-MegaCore verwendet. Der entwickelte Treiber unterstützt Interrupt-gesteuerte Transaktionen. Diese bestehen aus einer Schreib- und Lese-Aktion, wobei für beide eine bestimmte Anzahl von Bytes definiert werden kann. Hierdurch kann die Kommunikation mit einem Peripherie-Baustein ohne Warteschleife des Prozessors durchgeführt werden. Die Treiber-Dateien sind im `device/alt_spi` Verzeichnis erstellt (siehe Anhang I.3).

Folgende Tabelle enthält die SPI-Treiber-Funktionen:

Funktion	Beschreibung
<code>alt_spi_init_device</code>	Initialisiert den Treiber, Interrupt Registrierung
<code>alt_spi_exit_device</code>	Interrupt Unregistrierung
<code>alt_spi_init_transaction</code>	Initialisiert Transaktions-Struktur
<code>alt_spi_start_transaction</code>	Startet eine Transaktion
<code>alt_spi_transaction_active</code>	Teste ob eine Transaktion beendet ist
<code>alt_spi_read</code>	Lese Daten
<code>alt_spi_write</code>	Schreibe Daten
<code>alt_spi_write_constant</code>	Schreibe Konstante
<code>alt_spi_cs_enable</code>	Chipselect
<code>alt_spi_cs_disable</code>	Chipdeselect

Tabelle 21: Altera-SPI Treiber Funktionen

#### 6.1.3.5 Touchpanel-Treiber

Der Touchpanel-Treiber hat die Aufgabe, den Touchpanel-AD-Wandler über das SPI-Interface abzufragen und die ausgelesenen Werte in Form einer Message-Struktur mit x- und y-Koordinate in einer Queue<sup>1</sup> abzulegen. Die Queue kann von einem Anwendungsprogramm ausgelesen werden um die Daten zu verarbeiten. Der Treiber ist im `device/ad7843` Verzeichnis zu finden.

<sup>1</sup> Eine Queue (Warteschlange) ist ein Software basierter Daten-FIFO-Speicher zur zeitlichen Entkopplung von Datenerzeugung und Datenverarbeitung

Die ad7843.h Header-Datei definiert die Device-Struktur und die folgenden Funktions-Prototypen:

Funktion	Beschreibung
ad7843_init_device	Initialisiert die Device-Struktur und alloziert Queue Speicher
ad7843_exit_device	Gibt Speicher frei
ad7843_get_next_msg	Liest die nächste Nachricht -falls vorhanden- aus der Queue aus

Tabelle 22: Touchpanel-Treiber

#### 6.1.3.6 GUI-API

Das GUI-API hilft bei der Entwicklung von grafischen Benutzer-Oberflächen. Es stellt Funktionen zur Verfügung, um eine grafische Komponenten-Strukturen aufzubauen. Eine Komponente besitzt eine event Funktion, die bei unterschiedlichen Ereignissen aufgerufen wird. Hierdurch werden z.B. Tastatur- und Maus-Nachrichten von einer übergeordneten Komponente an ihre Kind-Komponenten bis zur Verarbeitung weitergereicht. Der Aufruf an die Komponente, sich in einem Bereich neu zu zeichnen (Paint-Mechanismus), wird ebenfalls über die event Funktion durchgeführt. Für die grafische Oberfläche der Referenzanwendung wurde eine Schaltflächen-Komponente (Button) entwickelt, die mit verschiedenen Farbschemas konfiguriert werden kann. Die API Funktionen sind im gui Verzeichnis der Softwarebibliothek zu finden. Die `gui.h` Datei enthält die Komponenten-Basis-Struktur und Funktionen für die Verteilung von Nachrichten an die Komponenten (Event-Dispatching).

Die folgende Tabelle enthält einen Ausschnitt aus der API:

Funktion	Beschreibung
gui_set_first_child	Definiert die Basis-Komponente in der Baumstruktur
gui_add_comp	Fügt eine Kind-Komponente zu einer anderen hinzu
gui_add_repaint_comp	Markiert das Komponentenrechteck zum neu zeichnen
gui_fire_key_event	Delegiert eine Keyboardnachricht an die Komponenten
gui_fire_mouse_event	Delegiert eine Mausnachricht an die Komponenten
gui_repaint	Zeichnet Komponenten neu
gui_set_disabled	Disabled die Komponente; bei Buttons wird das „disabled“ Farbschema ausgewählt.

Tabelle 23: Ausschnitt aus den GUI-API Funktionen

Für spezielle Komponenten, wie der Schaltfläche, werden separate Dateien angelegt. Die `gui_button.h` Header-Datei enthält die Button-Struktur und die Prototypen für die Button-Funktionen. Die Implementierung mit event Funktion befindet sich in der `gui_button.c` Datei.

Die folgende Tabelle enthält die button-spezifischen Funktionen:

Funktion	Beschreibung
gui_button_set_text	Setzt den darzustellenden Text
gui_button_select	Selektiert einen Button (wählt das „selected“ Farbschema aus)

Tabelle 24: GUI-API Button Funktionen

Eine Anwendung wird über eine Listener-Funktion von der Button-Komponente über eine Zustandsänderung (z.B. Knopfdruck) informiert. Die Zuweisung der Listener-Funktion erfolgt über die `listener` Variable bei der Struktur-Initialisierung. Der Nachrichten-Verteilvorgang wird anhand der folgenden Abbildung illustriert.




Abbildung 54: GUI-API Nachrichten-Verteilung (Event-Dispatching)

## 6.1.4 Steuerung

### 6.1.4.1 PS/2 Tastatur-Treiber

Der PS/2 Treiber implementiert die Steuerfunktionen für den Opencore PS/2-Core (siehe Kapitel 4.4). Dieser ist in dem `device/oc_ps2` Verzeichnis zu finden. Die `oc_ps2_master.h` Datei enthält die Device-Struktur und die Funktions-Prototypen. Eine Anwendung deklariert diese Struktur mit der EA-Adresse, IRQ-Nummer und der Größe der Tastatur-Queue. Anschließend wird die `oc_ps2_init_device` Funktion zur Initialisierung des Treibers aufgerufen und die Anwendung kann mittels der `oc_ps2_has_next` und `oc_ps2_get_next` Funktionen die Tasten-Codes aus der Queue auslesen.

Funktion	Beschreibung
<code>oc_ps2_init_device</code>	Initialisiert den PS/2 Core und alloziert Speicher für die Tastatur-Queue
<code>oc_ps2_exit_device</code>	Gibt den Speicher frei
<code>oc_ps2_has_next</code>	Überprüft, ob eine Tastatur-Code in der Queue liegt
<code>oc_ps2_get_next</code>	Liest den nächsten Code aus der Queue aus

Tabelle 25: PS/2 Tastatur-Treiber-Funktionen

#### 6.1.4.2 PIO-Button-Treiber

Der PIO-Button-Treiber wurde entwickelt, um die auf dem Entwicklungsboard befindlichen Taster als Steuersignalquelle in das System einzubinden. Die Tasten bekommen einen Code (Queue-Index) zugeordnet, dessen Status durch den Treiber in eine Queue geschrieben wird. Die `pio_button.h` Header-Datei definiert die `pio_button_dev_t` Device-Struktur. Diese wird bei der Deklaration in der Anwendung mit der IRQ-Nummer und der PIO IP-Core EA-Adresse initialisiert. Implementiert wird der Treiber in der `pio_button.c` Datei. Auf die Tastenzustände wird über die Queue-API zugegriffen (siehe Kapitel 6.1.4.3):

Funktion	Beschreibung
<code>pio_button_init_device</code>	Initialisiert den Treiber und registriert die ISR
<code>pio_button_exit_device</code>	Entfernt die ISR

Tabelle 26: PIO-Button-Treiber

#### 6.1.4.3 Queue-API

Die Queue-API wurde konzipiert um der verwendenden Anwendung einen einheitlichen Zugang zu Steuerinformationen zu verschaffen. Diese Informationen bestehen aus (Tasten-)Code und Zustand (gedrückt, losgelassen oder wiederholt). Ein Timer generiert bei Bedarf Wiederholungs-Codes. Aus Zeitgründen wurde bisher nur der PIO-Button-Treiber in die Queue-API integriert. Eine Integration des PS/2- und Touchpanel-Treibers steht aus. Die Queue-API-Dateien befinden sich im `device/queue` Verzeichnis. Ein Testprogramm ist im Anhang G.3 zu finden. Folgende Tabelle enthält die definierten Treiber-Funktionen:

Funktion	Beschreibung
<code>queue_init_device</code>	Initialisiert die Queue (Speicher-Allokation), Startet den Timer
<code>queue_exit_device</code>	Gibt den Queue-Speicher frei, Stoppt den Timer
<code>queue_get_next</code>	Auslesen der nächsten Queue-Nachricht
<code>queue_set_current_state</code>	Setzen des aktuellen Zustands eines Eintrags

Tabelle 27: Queue-API

#### 6.1.5 Integration der Softwarebibliothek

Zur Verwendung der Audio-Plattform-Softwarebibliothek in Anwendungs-Projekten müssen die Linker- und Compiler-Einstellungen des verwendenden Projektes erweitert werden. Diese sind in der folgenden Tabelle aufgeführt. Die Angabe bezieht sich auf die Debug-Version der Bibliothek.

Werkzeug	Option	Wert	Beschreibung
Compiler	<code>-I</code>	<code>../nios2_audio_platform/src</code>	Compiler-Include-Pfad
Linker	<code>-L</code>	<code>../nios2_audio_platform/Debug</code>	Bibliotheksverzeichnis (Debug-Version)

Linker	-l	nios2_audio_platform	Bibliotheksname
--------	----	----------------------	-----------------

Tabelle 28: Audio-Plattform Integration, Linker- und Compiler-Einstellungen

## 6.2 MP3-Decoder Integration

Der Integrierte MP3-Decoder stammt aus dem Helix-Projekt<sup>1</sup> und wurde von RealNetworks entwickelt. Der Quelltext wird über CVS zum Download angeboten<sup>2</sup>. Die Implementierung ist als 32-Bit-Fixedpoint-Version verfügbar und damit für Prozessoren ohne Fließkomma-Einheit geeignet. Es existiert eine ARM-Architektur Version, die als Vorlage für die vorzunehmende *Nios II* Implementierung dient. Eine Optimale Decodier-Performance wird erreicht, wenn der Prozessor über folgende mathematische Funktionen verfügt:

- Lange Multiplikation (zwei 32-Bit Faktoren erzeugen ein 64-Bit Ergebnis)
- Lange Multiplikation mit 64-Bit Ergebnis Akkumulation

Dies ist der Decoder-Dokumentation auf der Helix-Website ist zu entnehmen. Der verwendete *Nios II* Prozessor unterstützt diese Befehle nicht direkt. Deshalb wird diese Voraussetzung durch die Entwicklung einer 64-Bit-ALU, siehe Kapitel 4.3, geschaffen.

### 6.2.1 Implementierung

#### 6.2.1.1 Projekt-Struktur Erstellung

Es wird ein neues *Nios II C/C++ Library* Projekt namens `nios2_mp3_decoder` angelegt. Innerhalb des Projektpfades wird ein `src` Unterverzeichnis erzeugt, in welches die MP3-Decoder Quelltexte kopiert werden. Nicht benötigte Dateien werden anschließend entfernt. Folgende Abbildung zeigt die entstandene Verzeichnisstruktur:

```

nios2_mp3_decoder /src:
LICENSE.txt  RCSL.txt  RPSL.txt  mp3dec.c  mp3tabs.c  pub  readme.txt  real

nios2_mp3_decoder /src/pub:
mp3common.h  mp3dec.h  mpadecobjfixpt.h  statname.h

nios2_mp3_decoder /src/real:
alu64.h  buffers.c  dequant.c  hufftabs.c  scalfact.c  trigtabs.c
assembly.h  coder.h  dqchan.c  imdct.c  stproc.c
bitstream.c  dct32.c  huffman.c  nios2_polyphase.c  subband.c

```

Abbildung 55: MP3-Decoder-Verzeichnisstruktur

#### 6.2.1.2 Nios II Anpassungen

Aus der Dokumentation des MP3-Decoders geht hervor, dass die `assembly.h` Datei für einen neuen Prozessor angepasst werden muss. Die durchgeführte Erweiterung wird im folgenden

<sup>1</sup> <https://datatype.helixcommunity.org/Mp3dec>

<sup>2</sup> <https://helixcommunity.org/viewvc.cgi/datatype/mp3/codec/fixpt>

Quelltext-Ausschnitt dargestellt. Es wird ein neuer `define` Block für den *Nios II* Prozessor eingefügt. Dieser beinhaltet einen `include` für die `alu64.h` Header-Datei und implementiert die benötigten Funktionen unter Verwendung der 64-Bit-ALU.

```
... #elif defined(__GNUC__) && defined(__nios2__)
typedef long long Word64;

#include "alu64.h" // 32-bit * 32-bit with hi-word 32-bit result static __inline int
MULSHIFT32(int _x, int _y){ return ALU64_A_MULT_LOAD(_x, _y); } // abs function
static __inline int FASTABS(int _x){ return ALU64_FASTABS(_x); } // count leading
zeros static __inline int CLZ(int _x){ return ALU64_CLZ(_x); } // multiply and
accumulate static __inline Word64 MADD64(Word64 _sum, int _x, int _y){ return
ALU64_A_MADD(_sum, _x, _y); } // shift arithmetic right static __inline Word64
SAR64(Word64 x, int n){ return x>>n; } // shift left static __inline Word64
SAL64(Word64 x, int n){ return x<<n; } #else ...
```

## Quelltext 2: MP3-Decoder Erweiterung unter Verwendung der 64-Bit-ALU Befehle

Die Integration der 64-Bit-ALU Befehle in die `assembly.h` Datei (siehe oben) ist nicht ausreichend um Echtzeit bei der Decodierung zu erreichen. Daraufhin wurde eine ausführliche Performance-Analyse des Decoders mittels *GNU-Profiler* durchgeführt, als Ergebnis konnten die „Polyphase“-Funktionen in der `polyphase.c` Datei als Geschwindigkeits-Schwachpunkte identifiziert werden. Diese wurden anschließend an die 64-Bit-ALU angepasst und in der `nios2_polyphase.c` Datei gespeichert (siehe Anhang I.2).

### 6.2.1.3 Compiler-Einstellungen

Um eine maximale Performance der erzeugten Bibliothek zu erreichen, wird in den Compiler-Einstellungen die Optimierungsstufe auf „Optimize most“ (`-O3`) eingestellt, das der höchsten Stufe entspricht. Als zusätzlicher Compiler-Include-Pfad wird `src/pub` angegeben.

### 6.2.1.4 Helix MP3-Decoder-API

Der Decoder stellt über die `mp3dec.h` Datei folgende öffentliche Funktionen zur Verfügung:

Funktionsname	Beschreibung
MP3InitDecoder	Initialisierung des Decoders mit Speicherallokation

Funktionsname	Beschreibung
MP3FreeDecoder	Freigabe des Decoderspeichers
MP3FindSyncWord	Suchen der Frame-Start Markierung (Sync-Word) innerhalb des Datenstroms
MP3Decode	Decodier Funktion
MP3GetLastFrameInfo	Informationsrückgabe über den letzten Frame an das aufrufende Programm

Tabelle 29: Helix MP3-Decoder-API

### 6.2.2 Verwendungshinweise

Zur Verwendung der MP3-Bibliothek in anderen Projekten (z.B. in der Referenzanwendung) müssen die Linker- und Compiler-Einstellungen des verwendenden Projektes erweitert werden. Diese sind in der folgenden Tabelle aufgeführt:

Tool	Option	Wert	Beschreibung
Compiler	-I	../nios2_mp3_decoder/src/pub	Compiler-Include-Pfad
Linker	-L	../nios2_mp3_decoder/Debug	Bibliotheksverzeichnis
Linker	-l	nios2_mp3_decoder	Bibliotheksname

Tabelle 30: MP3-Decoder Integration, Linker- und Compiler Einstellungen

### 6.2.3 Ergebnis

Nach der Integration der MP3-Bibliothek in die Referenzanwendung wurde eine Geschwindigkeitsmessung mit dem *Performance-Counter MegaCore* durchgeführt. Dabei wurde die Ausführungszeit der MP3-Decode-Funktion während des Abspielens mehrerer unterschiedlicher Musikstücke gemessen. Die Anzahl der dabei decodierten Bytes wurde summiert und anschließend durch die ermittelte Zeit geteilt. Das Ergebnis zeigt mit unterschiedlichen MP3-Bitraten eine durchschnittliche Decodergeschwindigkeit von 393 KB/s. Das liegt deutlich über den benötigten 172,3 KB/s bei einer Samplerate von 44,1 kHz in 16-Bit Stereo und somit können Audiodateien in Echtzeit (ohne Zeitverzögerung) wiedergegeben werden.

### 6.3 Entwicklung der „open juke“-Referenzanwendung

Die Entwicklung der Referenzanwendung erfolgte, nachdem die Hardwareplattform und die Softwarebibliothek mit den Treibern fertig gestellt waren. Der Name „open juke“ ist an Jukebox angelehnt und soll durch das „open“ signalisieren, dass die entwickelte Anwendung offen für Erweiterungen ist. Der erste Entwurf der Anwendung wurde ohne MP3-Decoder implementiert. Die Funktionen beschränkten sich auf das Auf- und Abspielen von unkomprimierten WAV-Daten. Zu einem späteren Zeitpunkt stellte sich jedoch bei der Internet-Recherche heraus, dass es einen frei verfügbaren Software-MP3-Decoder gibt, der in einem Mikrocontroller-Projekt eingesetzt wird. Dies führte schließlich zur Implementierung des MP3-Decoders auf dem *Nios II* Prozessor (siehe Kapitel 6.2) und zur anschließenden Integration in die Referenzanwendung.

Folgende Abbildung zeigt das erstellte grafische Benutzerinterface:



Abbildung 56: Grafisches Benutzerinterface

Eine vollständige Funktionsbeschreibung der Anwendung ist in der Bedienungsanleitung im A zu finden.

#### 6.3.1 Ziel

Die erstellte Audioplattform stellt ein Rahmenwerk für die Anwendungsentwicklung bereit. Um die Funktionalität und die Anwendbarkeit der API zu verifizieren (Proof-Of-Concept) wird eine Referenzanwendung erstellt, die außer den üblichen Funktionen eines MP3-Players die Aufnahme von Audiodaten in CD-Qualität ermöglicht.

#### 6.3.2 Konzept

Der Funktionsumfang einer Jukebox umfasst im Wesentlichen das Auswählen und Abspielen von Musiktiteln aus einer zuvor definierten Liste. Dieses übliche Konzept wird hier aufgegriffen.

Die Anwendung gliedert sich in zwei Bereiche: Den Steuerbereich mit den Abspiel-, Aufnahme-, Pause- und Stopp-Funktionen und den Titel-Navigationsbereich, über den der Verzeichnisbaum der SD-Karte durchsucht werden kann. Die Wiedergabe eines Titels erfolgt, sobald dieser im Navigationsbereich ausgewählt wird. Das aktuelle Verzeichnis mit allen verfügbaren Titeln wird in einer internen Liste gespeichert. Dies ermöglicht die Titelnavigation über Vor- und Rück-Taste, auch wenn das Verzeichnis im Navigationsbereich zwecks Suche neuer Titel gewechselt wurde. Eine Sortierfunktion sorgt dafür, dass die Titel in alphabetischer Reihenfolge dargestellt werden. Die Aufnahmefunktion speichert die aufgenommenen Daten in dem im Navigationsbereich ausgewählten Verzeichnis. Der Name der aufzunehmenden Datei wird aus einem Präfix (recording) und der aktuellen Systemzeit gebildet. Es wird geprüft ob ein Name bereits vergeben wurde. Ist dies der Fall, so wird dem Dateinamen eine Nummerierung angehängt. Hierdurch soll eine Doppelbenennung vermieden werden. Der aktuell wiedergegebene Titel wird zusammen mit der verbleibenden Abspielzeit in einer Statuszeile angezeigt.

### 6.3.3 Zustandsautomat

Die interne Steuerung der Anwendung erfolgt über einen Zustandsautomaten. Jede Benutzeraktion, wie das Betätigen der „Play“-Taste, löst einen Zustandswechsel aus. Dabei wird anhand des neuen und alten Zustands bestimmt, welche Übergangsfunktionen ausgeführt werden. Diese aktualisieren das GUI und starten bzw. stoppen die Wiedergabe oder die Aufnahme. Die Pause-Funktion ist ein einfaches Flag und wird nicht über einen Zustand realisiert. Folgende Abbildung stellt die Zustände mit ihren Übergängen dar. Diese sind mit den auslösenden Benutzer-Aktionen beschriftet:




Abbildung 57: „open juke“ Zustandsautomat

### 6.3.4 Implementierung

Für die Implementierung wird ein neues *Nios II* Applikations-Projekt in der IDE angelegt. Die Compiler und Linker-Einstellungen werden um die Audio-Plattform-Softwarebibliothek erweitert

(siehe Kapitel 6.1.5). Die Anwendung wird in mehrere Dateien aufgeteilt. Die `oj_gui.c` Datei enthält die Initialisierung der GUI Komponenten-Strukturen. Die `oj_gui.h` Datei definiert Farbkonstanten, Schaltflächennamen und Größen. Die `main.c` Datei enthält die Treiber-Strukturen und die main-Funktion. Die `list.h` und `list.c` Datei enthalten Funktionen zur Playlist-Steuerung und Sortierung.

#### 6.3.4.1 Grafisches Benutzerinterface

Das grafische Benutzerinterface wird mit Hilfe des GUI-API erstellt (siehe Kapitel 6.1.3.6). Die Wurzel der Komponentenhierarchie stellt ein unsichtbares Panel dar, das nur als Container für die Kindelemente fungiert. Die Schaltflächen werden in der `init_gui` Funktion zum Panel hinzugefügt. Jede Schaltfläche besitzt in der `oj_gui.c` Datei eine eigene Struktur, in der die Button-ID, -Größe und das Farbschema sowie Referenzen auf die Event- und Listener-Funktionen zugeordnet werden. Eine Konfiguration der Schaltelemente kann über die Veränderung der GUI Konstanten in der `oj_gui.h` Datei erfolgen (siehe Anhang I.6.2).

#### 6.3.4.2 Initialisierung der Treiber-Strukturen

In der `main.c` Datei werden die Treiber-Strukturen deklariert und mit den Konstanten für die EA-Adressen und IRQ-Nummern aus der `system.h` Datei beschrieben.

#### 6.3.4.3 Button-Listener-Funktion

Die Steuerung des Zustandsautomaten erfolgt über die `ui_button_listener` Funktion (siehe Abbildung 58). Diese ist in der `main.c` Datei definiert. Bei einem Aufruf wird der Funktion eine Referenz auf die auslösende Button-Komponente übergeben. Diese enthält eine Komponenten-ID, anhand der innerhalb der Listener-Funktion entschieden wird, welche Zustands-Änderung durchgeführt werden muss (siehe S. 182).

#### 6.3.4.4 Hauptprogramm

Die Initialisierung der Treiber erfolgt zu Beginn der `main` Funktion über die mit `init` bezeichneten Funktionen (siehe S. 183). Bei der Initialisierung des Audio-Treibers wird standardmäßig das Mikrofon als Eingangssignal eingestellt. Dies kann über die `AUDIO_MICROPHONE_ENABLE` Konstante geändert werden. Da das Entwicklungssystem keine batteriegepufferte RTC besitzt, wird anstatt des Auslesens der Uhrzeit aus einem RTC-Baustein, die Systemzeit in der `init_time` Funktion auf einen konstanten Wert gesetzt. Im Anschluss an die Initialisierung der Treiber wird die Hauptschleife durchlaufen. Diese überprüft die Nachrichten-Queues der angeschlossenen Steuerungs-Treiber und leitet ggf. Nachrichten an die GUI-API weiter. Je nach Zustand wird das Abspielen oder Aufnehmen der Audiodaten ausgeführt. Am Schluss der Hauptschleife wird die GUI bei Veränderungen neu gezeichnet. Die folgende Abbildung stellt das Hauptprogramm in einem Flussdiagramm dar.




Abbildung 58: "open juke"-Flussdiagramm der main-Funktion

### 6.3.5 Ergebnis

Die Jukebox-Anwendung zeigt die volle Funktionsfähigkeit der Audio-Plattform. Das Steuerinterface kann durch die Integration zusätzlicher Cores und deren Treiber erweitert werden. Der Speicherverbrauch der Debug-Version mit vielen zusätzlichen Textausgaben beträgt ca. 278 KB. Es bleiben damit ca. 795 KB für Heap und Stack übrig. Eine Speicheroptimierung wurde nicht durchgeführt. Der Verbrauch der Hardware Ressourcen kann in Kapitel 5.2.4 nachgelesen werden. Einige wünschenswerte Funktionen, wie das Löschen von Aufnahmen und die Anzeige der Rest-Aufnahmezeit, wurden nicht implementiert (Die nötigen Treiber-Funktionen sind vorhanden).

## 7 Zusammenfassung und Ausblick

Das in der Einleitung definierte Ziel der Entwicklung einer Audio-Plattform mit konfigurierbarem Steuerinterface konnte mit den in der vorliegenden Arbeit dokumentierten Mitteln realisiert werden.

Ein Proof-Of-Concept wurde mit der Erstellung der „open juke“-Referenzanwendung erfolgreich durchgeführt. Diese zeigt durch ihr konfigurierbares grafisches Benutzerinterface die Variabilität des entstandenen Systems. Die Entwicklung des optimierten SPI-Masters für die SD-Karten-Datenspeicherung ermöglicht eine Aufnahme von Audiodaten in CD-Qualität. Die durchgeführten Messungen zeigen gegenüber dem frei verfügbaren Opencore SPI-Core eine deutliche Geschwindigkeitssteigerung in der Datenübertragung. Die Integration des MP3-Decoders mit der zusätzlich entwickelten 64-Bit-ALU rundet den Funktionsumfang des Systems ab. Testprogramme, die während der Entwicklung entstanden sind, können in weiteren, auf diesem System aufbauenden Arbeiten, verwendet werden.

Hierfür gibt es folgende Ansätze:

- Integration eines Ethernet IP-Cores für ein Internet-Radio
- Integration eines MP3-Encoders für ein MP3-Diktiergerät
- Integration weiterer CODECs wie AAC (Helix Projekt) oder Ogg Vorbis (Tremor)
- Erweiterung des WM8731 IP-Cores um die Mono-Kanalwahl
- Änderung der SD-Karten-Anbindung von SPI zu 4-Bit-Parallel zur Steigerung der Datenübertragungsgeschwindigkeit
- Entwicklung eines Grafik-IP-Cores (GPU) zur Unterstützung des Prozessors bei der Grafikdarstellung (Flächen füllen, Linien zeichnen, etc.)

# Anhang

## A Bedienungsanleitung der Referenzapplikation

### A.1 Inbetriebnahme

Voraussetzung für die Inbetriebnahme ist die vollständige Installation der Entwicklungsumgebung mit *Nios II IDE* auf dem Host-Computer (siehe Kapitel 2.2). Das Entwicklungssystem wird an die Stromversorgung und an den Host via USB angeschlossen. Ein Kopfhörer oder PC-Lautsprecher wird mit dem Audioausgang verkabelt. Das `projects` Verzeichnis wird von der beiliegenden CD-ROM in ein Verzeichnis auf die Festplatte kopiert (z.B. `c:/Programme/altera`). Die *Nios II IDE* wird gestartet und die im `projects/eclipse-workspace` befindlichen Projekte werden über den Befehl „File→Import→General→Existing Projects into Workspace“ von der Festplatte importiert. Anschließend wird die Datei `spi_base_time_limited.sof` aus dem `projects/spi_base` Verzeichnis mittels *Quartus II Programmer* in den FPGA programmiert. Die `open_juke` Anwendung wird aus der IDE per Rechtsklick auf das Projekt und mit „Run As→Nios II Hardware“ gestartet.

### A.2 Funktionsbeschreibung

Die Referenzapplikation verfügt über einen Touchscreen mit Schaltflächen, über die der Benutzer die Anwendung mit dem Finger oder einem Stift steuern kann, siehe Abbildung 56. Zusätzlich lassen sich einige Funktionen über eine angeschlossene PS/2 Tastatur steuern. Eine Lautstärkeregelung erfolgt per Board-Taster. Alle Steuerbefehle sind in der folgenden Tabelle aufgeführt. Die Benutzerführung wird durch eine zustandsabhängige Farbdarstellung erreicht. Ein helles Grau signalisiert, dass eine Schaltfläche auswählbar ist. Ein mittleres Grau zeigt an, dass die Funktion nicht wählbar ist. Ausgewählte Schaltflächen werden dunkelgrau hinterlegt. Die Dateiliste besteht ebenfalls aus Schaltflächen, die ein anderes Farbschema besitzen. So wird ein ausgewählter Eintrag in der Dateiliste blau dargestellt. Auf dem Touchscreen werden zusätzlich der ausgewählte Titel und die verbleibende Abspielzeit in Sekunden angezeigt. Bei der Record-Funktion wird eine neue Datei im aktuell ausgewählten Verzeichnis angelegt. Der Dateiname wird aus einem Präfix und einem Systemzeitstempel erstellt.

Touch-Fläche	PS/2 Tastatur	Board-Taste	Bechreibung
PREV	←		Spielt den vorherigen Titel ab
NEXT	→		Spielt den nächsten Titel ab
PLAY	Plus		Spielt den ausgewählten Titel ab

<b>Touch-Fläche</b>	<b>PS/2 Tastatur</b>	<b>Board-Taste</b>	<b>Beschreibung</b>
REC	Enter		Startet die Aufnahme
PAUSE			Unterbricht das Abspielen bzw. die Aufnahme, durch ein erneutes Auswählen wird die Pause wieder aufgehoben
STOP	Minus		Unterbricht das Abspielen und die Aufnahme
EJECT			Beendet das Abspielen und Aufnehmen und ermöglicht das Austauschen der SD-Karte
INSERT			Meldet eine neue SD-Karte an und liest das Verzeichnis der Karte ein
/			Der mit dem Schrägstrich beginnende oberste Dateilisteintrag wechselt in die Übergeordnete Verzeichnisebene
UP	↑		Scrollt die Dateiauswahlliste nach oben
DOWN	↓		Scrollt die Dateiauswahlliste nach unten
		Button 1	Lautstärkeregelung: leiser
		Button 2	Lautstärkeregelung: lauter

Tabelle 31: Steuerbefehle der Referenzapplikation

## B Entwicklungswerkzeuge

In der folgenden Tabelle werden verwendete Werkzeuge mit Bezugsquelle aufgeführt:

<b>Name</b>	<b>Beschreibung</b>
Quartus II Software-Web Edition	Altera FPGA Entwicklungsumgebung <a href="http://www.altera.com/products/software/quartus-ii/web-edition/qts-web-index.html">http://www.altera.com/products/software/quartus-ii/web-edition/qts-web-index.html</a>
ModelSim-Altera-	ModelSim Simulationsprogramm

Web Edition	<a href="http://www.altera.com/products/software/quartus-ii/modelsim/qts-modelsim-index.html">http://www.altera.com/products/software/quartus-ii/modelsim/qts-modelsim-index.html</a>
Nios II Embedded Design Suite	Nios II Entwicklungsumgebung <a href="http://www.altera.com/products/ip/processors/nios2/tools/ni2-development_tools.html">http://www.altera.com/products/ip/processors/nios2/tools/ni2-development_tools.html</a>
Folgende Tools befinden sich ebenfalls auf der beiliegenden CD-ROM im tools Verzeichnis.	
Audacity	Audiodatei-Bearbeitungsprogramm <a href="http://www.audacity.de">http://www.audacity.de</a>
LogicPort	Logic Analyser (erfordert Hardware) <a href="http://www.pctestinstruments.com">http://www.pctestinstruments.com</a>
Frhed	Hexeditor <a href="http://www.kibria.de">http://www.kibria.de</a>

Tabelle 32: Entwicklungswerkzeuge

## C Avalon zu Wishbone Signalzuordnung

Mithilfe der Signalzuordnungen in folgender Tabelle können Wishbone-Slave IP-Cores an das Avalon-Bussystem angebunden werden:

Avalon-Slave-Signal	Type	Wishbone-Slave-Signal
clk_i	Input	wb_clk_i
reset_i	Input	wb_RST_i
address_i	Input	wb_adr_i
writedata_i	Input	wb_dat_i
readdata_o	Output	wb_dat_o
write_i	Input	wb_we_i
chipselect_i	Input	wb_stb_i
chipselect_i	Input	wb_cyc_i
waitrequest_n	Output	wb_ack_o
byteenable	Input	wb_sel_i
n/a	Output	wb_err_o
irq_i		wb_int_o

Tabelle 33: Avalon zu Wishbone Signalzuordnung

## D Erstellte Projekte

### D.1 Quartus II Projekte

Die erstellten *Quartus II* Projekte können von der beiliegenden CD-ROM aus dem Verzeichnis `projects` geöffnet werden:

Projektname	Beschreibung
spi_base	Audio-Plattform-Projekt
cross_domain_sync	IP-Core zur asynchronen Datenübertragen zwischen zwei Clock-Domains
gf_mux	IP-Core um zwei asynchrone Clock-Signale „glitch-free“ zu multiplexen
lcd_16bit	16-Bit Hi-Color zu 32-Bit True-Color Konvertierung mit <i>Avalon-ST</i> Schnittstellen
mult64	64-Bit ALU mit <i>Avalon Custom-Instruction</i> -Schnittstelle
nil	Nirvana RAM, Lesezugriffe liefern 0 und Schreibzugriffe werden ignoriert mit <i>Avalon-MM</i> Schnittstelle.
oc_i2c	<i>Opencores</i> I2C-Master IP-Core mit <i>Avalon-MM</i> Schnittstelle
oc_ps2_master	<i>Opencores</i> PS/2 IP-Core mit <i>Avalon-MM</i> Schnittstelle
oc_spi	<i>Opencores</i> SPI-Master IP-Core mit <i>Avalon-MM</i> Schnittstelle
spi_master	SPI-Master mit <i>Avalon-MM</i> Schnittstelle.
wm8731	WM8731 Audio-CODEC IP-Core mit <i>Avalon-MM</i> und <i>Avalon-ST</i> Schnittstellen

Tabelle 34: Erstellte Quartus II Projekte

## D.2 Nios II Projekte

Die erstellten *Nios II* Projekte können von der beiliegenden CD-ROM aus dem Verzeichnis `projects/eclipse-workspace` in die *Nios II IDE* importiert werden:

Projektname	Beschreibung
test_spi_master	SPI-Master IP-Core Testprogramm
test_mmc_sd_spi	SD-Treiber Testprogramm
test_fat_read_write	SD-Karten Performance-Messprogramm
test_control	PS/2- und Board-Taster-Testprogramm
open_juke	„open juke“ Referenzapplikation
nios2_mp3_decoder	MP3-Decoder-Bibliothek
nios2_audio_platform	Audio-Plattform-Softwarebibliothek

Tabelle 35: Erstellte Nios II Projekte

## E 64-Bit-ALU-Befehle

Die ALU-Befehle besitzen zwei 32-Bit Operanden  $A$  und  $B$  sowie einen 32-Bit-Rückgabewert  $R$ . Die internen Akkumulatoren  $\text{Accu}A$  und  $\text{Accu}B$  haben eine Breite von 64-Bit. Die folgende Tabelle zeigt den Befehlssatz, der in der `alu64.h` Header-Datei definiert ist:

Befehl	Beschreibung
LOAD_BOTH	Lädt beide Akkumulatoren mit einem 64-Bit Zahlenwert, der auf $A$ und $B$ aufgeteilt ist. $A$ enthält die höherwertigen 32-Bit. Ohne Rückgabewert.  Pseudocode: $\text{Accu}A=\text{Accu}B=(A<<32) \mid B$
CLIP_TO_SHORT	Kürzt den in $A$ übergebenen 32-Bit Zahlenwert auf 16-Bit. $B$ wird nicht verwendet.  Pseudocode: $R=A>32767 ? 32767 : (A<-32768?-32768:A)$
FASTABS	Absolut Funktion. $A$ enthält 32-Bit Zahlenwert. Das 32-Bit-Ergebnis ist der positive $A$ Inhalt. $B$ wird nicht verwendet.  Pseudocode: $R=A<0?-A:A$
STORE	Speichert den Zahlenwert in $B$ in den internen Koeffizienten Speicher an Adresse $A$ . Ohne Rückgabewert.  Pseudocode: $\text{Coeff}[A]=B$
CLZ	Es werden die dem Zahlenwert in $A$ vorangestellten 0-Bits gezählt und zurückgegeben. (Count leading zeros)

<b>Befehl</b>	<b>Beschreibung</b>
A_LOAD	Lädt den AccuA mit 64-Bit Zahlenwert. Siehe LOAD_BOTH.  Pseudocode: AccuA = (A << 32)   B
A_MULT_LOAD	Multiplikation von A und B. Das 64-Bit Ergebnis wird in AccuA gespeichert.  Pseudocode: AccuA = A * B
A_MULT_ADD	Multiplikation von A und B. Das 64-Bit Ergebnis wird zum AccuA addiert. Ohne Rückgabewert.  Pseudocode: AccuA = AccuA + A * B
A_MULT_ADD_COEF	Multiplikation von Koeffizientenspeicherwert an Adresse A mit B. Das 64-Bit Ergebnis wird zum AccuA addiert. Ohne Rückgabewert.  Pseudocode: AccuA = AccuA + Coeff[A] * B
A_GET	Liefert die unteren 32-Bit von dem um den Wert in A nach rechts verschobenen Inhalt von AccuA.  Pseudocode: R = AccuA >> A
B_LOAD	Siehe A_LOAD mit Akkumulator B anstatt Akkumulator A
B_MULT_LOAD	s.o.
B_MULT_ADD	s.o.
B_MULT_ADD_COEF	s.o.
B_GET	s.o.

Tabelle 36: 64-Bit-ALU Befehlssatz

## F Messergebnisse

### F.1 Ergebnisse der Schreib- und Lesegeschwindigkeitsmessung

Karte	Schreib-Lesegröße [Byte]									
	16	32	64	128	256	512	1024	2048	4096	
	Schreib-Lesegeschwindigkeit [kbit/s]									
1-GB SanDisk Ultra II schreiben	1200	1433	1606	1702	1769	2283	3716	4720	5742	<b>11453</b>
1-GB SanDisk Ultra II lesen	3041	4142	5075	5705	6150	6613	8039	10147	12158	13102
128-MB schreiben	295	312	325	327	332	349	6921	<b>8868</b>	7955	7970
128-MB lesen	2636	3869	5043	5945	6618	7232	9397	11342	11394	11435
32-MB schreiben	1400	1732	1968	2098	2203	3035	3001	3034	3057	3019
32-MB lesen	2578	3748	4843	5672	6285	6840	6961	7014	7043	7050
2-GB SanDisk schreiben	1083	1211	1279	1320	1339	1715	2295	5788	8568	8585
2-GB SanDisk lesen	2934	3871	4634	5122	5414	5691	8188	10268	12086	12084
2-GB SanDisk Extreme III schreiben	1304	1546	1708	1764	1813	2380	3607	5478	6419	7056

2-GB SanDisk Extreme III lesen	3039	4075	4919	5481	5820	6134	7904	10039	11569	12920
2-GB Transcend schreiben	<b>1644</b>	<b>2278</b>	<b>3128</b>	<b>3227</b>	<b>3246</b>	<b>4568</b>	<b>7690</b>	8613	<b>9201</b>	9535
2-GB Transcend lesen	<b>3683</b>	<b>5327</b>	<b>6870</b>	<b>8019</b>	<b>8769</b>	<b>9505</b>	<b>11129</b>	<b>12303</b>	<b>13027</b>	<b>13726</b>
2-GB OCZ schreiben	517	579	586	594	611	695	1484	2596	4250	6954
2-GB OCZ lesen	3117	4216	5888	6712	7226	7719	9714	11364	12421	13474
1-GB Kingston schreiben	894	985	1036	1098	1100	1252	2037	5284	5927	10643
1-GB Kingston lesen	3266	4643	5881	6783	7352	7876	9759	11254	12747	13365
1-GB Sharkoon schreiben	820	875	920	951	986	1221	2429	5236	6189	11740
1-GB Sharkoon lesen	2962	4051	5648	6478	6996	7464	9429	11025	12751	13393

Tabelle 37: Ergebnisse der Schreib-Lesegeschwindigkeits-Messung (Maximal-Werte sind hervorgehoben)

## F.2 Ergebnisse der Schreib- und Lesezeitmessung

Ebene	Schreib-Lesegröße [Bytes]									
	16	32	64	128	256	512	1024	2048	4096	8192
	Zeit [s]									
FAT schreiben	12,992	6,6477	3,5481	1,9804	1,2318	1,3988	0,2925	0,2071	0,1208	0,0713
SD schreiben	35,123	35,185	34,839	34,782	34,294	26,854	16,856	13,402	10,851	5,5241
FAT lesen	11,182	5,8228	3,0884	1,7591	1,072	0,4947	0,2688	0,1585	0,0819	0,0444
SD lesen	9,1369	9,1369	9,138	9,1386	9,1451	9,1426	7,6812	6,1435	5,1814	4,838

Tabelle 38: Ergebnisse der Schreib- und Lesezeitmessung mit Verteilung der Rechenzeit auf FAT-Dateihandling und SD-Datentransfer

## G Testprogramme

### G.1 SPI-Master-Treiber

Das folgende Testprogramm ist in dem `test_spi_master` Projekt zu finden und illustriert die Funktionsweise des SPI-Master-Treibers. Die `spi_dev_t` Struktur wird global deklariert und mit Konstanten aus der `system.h`<sup>1</sup> Datei beschrieben. In der `main` Funktion wird der Treiber initialisiert und anschließend wird der Zahlenwert `0xFF` zehnmal auf den SPI-Bus ausgegeben.

```

1 #include "system.h"
2 #include "device/spi_master/spi_master.h"
3 // device structure declaration
4 static spi_dev_t spi={
5     .base      = (void *)SD_CONTROLLER_BASE,      // Core io address
6     .clk       = SD_CONTROLLER_FREQ,             // Core bus freq
7     .maxClock = 15000000,                      // 15 MHz max bus freq
8     .slaveNum = 0
9 };
10 // main test function
11 int main(){
12     spi_master_init_device(&spi);           // Init device
13     spi_cs_enable(&spi);                  // CS enable
14     spi_write_constant(&spi, 0xFF, 10);    // Send 10 bytes of 0xFF
15     spi_cs_disable(&spi);                // CS disable
16     return 0;
17 }
```

Quelltext 3: SPI-Master Testprogramm

---

<sup>1</sup> Die `system.h` Datei wird durch das „System Library Project“ generiert, siehe Kapitel 2.4.4

## G.2 SD-Karten-Treiber

Das folgende Testprogramm ist in dem `test_mmc_sd_spi` Projekt zu finden und zeigt die Initialisierung der SPI- und SD-Karten-Treiber sowie einen SD-Karten Lesezugriff.

```

1 #include <unistd.h>
2 #include <fcntl.h>
3 #include "system.h"
4 #include "device/spi_master/spi_master.h"
5 #include "device/mmc/mmc_spi_device.h"
6 // spi device structure declaration
7 static spi_dev_t spi={
8     .base    = (void *)SD_CONTROLLER_BASE, // Core IO address
9     .clk     = SD_CONTROLLER_FREQ,          // Core bus freq
10    .maxClock = 15000000,                 // 15 MHz max bus freq
11    .slaveNum = 0
12 };
13 // mmc sd device structure declaration
14 static mmc_spi_dev_t
15 mmcDev={
16     .device = {.name = "/mnt/mmc0"},      ,
17     .numOfBuffers = 5                      // 5 buffers
18 };
19 // main test function
20 int main(){
21     int file; short unsigned int signature;
22     // init spi bus
23     if (spi_master_init_device(&spi) < 0)
24         return -1;
25     // create the mmc block device
26     if (mmc_spi_init_device(&mmcDev, &spi) < 0)
27         return -1;
28     // open the card
29     file = open("/mnt/mmc0", O_RDONLY, 0);
30     // seek to signature position
31     lseek(file, 510, SEEK_SET);
32     // read signature
33     read(file, &signature, 2);
34     // close
35     close(file);
36     return 0;
37 }
```

Quelltext 4: SD-Treiber Testprogramm

### G.3 PS/2 -, PIO-Button Treiber und Queue API

Das folgende Testprogramm ist im test\_control Projekt zu finden und zeigt die Initialisierung der PS/2-, PIO-Button und Queue-Treiber. Eine Testfunktion liest die empfangenen Steuercodes aus und gibt diese über die printf-Funktion in der Konsole aus.

```

1 #include <stdio.h>
2 #include "system.h"
3 #include "device/queue/queue.h"
4 #include "device/pio_button/pio_button.h"
5 #include "device/oc_ps2/oc_ps2_master.h"
6 // init queue structure
7 static queue_dev_t queue={
8     .numberOfEntries = 4, // 4 buttons
9     .totalQueueSize = 16, .repeatCycles = 1
10 };
11 // init button structure
12 static pio_button_dev_t buttons={
13     .queue = &queue, .queueStateIndex = 0,
14     .base = BUTTON_PIO_BASE,
15     .irqNum = BUTTON_PIO_IRQ,
16     .bits = BUTTON_PIO_DATA_WIDTH
17 };
18 // init PS/2 structure
19 static oc_ps2_dev_t
20 ps2={
21     .device = { .name = OC_PS2_NAME },
22     .base = (void *)OC_PS2_BASE,
23     .irqNum = OC_PS2_IRQ, .queueSize = 16
24 };
25 // main test function
26 int main(){
27     // init the queue
28     if (queue_init_device(&queue) <0) return -1;
29     // init the buttons
30     if (pio_button_init_device(&buttons) <0) return -1;
31     // init the ps2
32     if(oc_ps2_init_device(&ps2) <0) return -1;
33     while(1){ // test loop
34         queue_msg_t msg;
35         if (queue_get_next(&queue, &msg)){ // read queue message
36             printf("msg code: %d, state:%d\n", msg.code, msg.state);
37         }else
38             if (oc_ps2_has_next(&ps2)){ // read ps/2 key code
39                 uint32_t
40                 data = oc_ps2_get_next(&ps2);
41                 printf("ps2 code: %d, ascii:%c, pressed:%d\n",
42                         KEY_GET_CODE(data), KEY_GET_ASCII(data),
43                         (data & KEY_STATE_PRESSED)?((data & KEY_STATE_REPEAT)?3:1):0
44                 );
45             }
46     }
47     return 0;
48 }
```

Quelltext 5: PS/2, PIO-Button Treiber und Queue API Testprogramm

## G.4 Schreib-Lesegeschwindigkeitsmess-Programm

Das folgende Programm wurde verwendet um die Schreib-Lesegeschwindigkeit von unterschiedlichen SD-Karten zu ermitteln (siehe Kapitel 6.1.1.5). Der Programmquelltext ist ebenfalls auf der beiliegenden CD-ROM zu finden (siehe D.2).

```

1 #include <unistd.h>
2 #include <fcntl.h>
3 #include <stdlib.h>
4 #include "system.h"
5 #include "device/spi_master/spi_master.h"
6 #include "device/mmc/mmc_spi_device.h"
7 #include "device/fat/fat_device.h"
8 #include "device/partition/partition_device.h"
9 #include "altera_avalon_performance_counter.h"
10
11 // File size definition (8MB)
12 #define FILE_SIZE 1000*8192
13
14 // spi device structure declaration
15 static spi_dev_t spi={
16     .base      = (void *)SD_CONTROLLER_BASE, // Core IO address
17     .clk       = SD_CONTROLLER_FREQ,          // Core bus freq
18     .maxClock = 15000000,                   // 15 MHz max bus freq
19     .slaveNum = 0
20 };
21 // mmc sd device structure declaration
22 static mmc_spi_dev_t
23 mmcDev={
24     .device = {.name = "/mnt/mmc0"}, 
25     .numOfBuffers = 5 // 5 buffers
26 };
27 // partition device structure
28 static fs_dev_t
29 fs={
30     .device = {.name = "/mnt/fs"}, 
31     .parentDevice = "/mnt/mmc0"
32 };
33 // fat volume structure
34 static fat_volume_t
35 fat={
36     .device = {.name = "/mnt/root"},           // root file system
37     .parentDevice = "/mnt/fs/0",               // partition 0
38     .numOfFile = 10
39 };
40 // write data to file
41 int write_file(const char* file, int _total, int _piece){
42     int
43         i, file;
44     // open the file
45     if ((file = open(_file, O_RDWR|O_TRUNC|O_CREAT|FAT_RW_NOUPDATE, 0)) < 0)
46         return file;
47     unsigned char
48         *mem = malloc(_piece);
49
50     // fill with values
51     for (i=0; i < _piece; i++)
52         mem[i] = (uint8_t)i&0xFF;
53
54     while (_total > 0){
55         PERF_BEGIN(PERFORMANCE_COUNTER_0_BASE, 1);
56         // write piece
57         write(file, mem, _piece);
58         PERF_END(PERFORMANCE_COUNTER_0_BASE, 1);
59         _total -= _piece;
60     }
61     // close
62     close(file);
63     free(mem);
64     return 0;
65 }
66 // read data from file

```

```

1 int read_file(const char *_file, int _total, int _piece){
2     int
3         file;
4     // open the file
5     if ((file = open(_file, O_RDONLY|FAT_RW_NOUPDATE, 0)) < 0)
6         return file;
7     unsigned char
8         *mem = malloc(_piece);
9
10    while (_total > 0){
11        PERF_BEGIN(PERFORMANCE_COUNTER_0_BASE, 1);
12        // write piece
13        read(file, mem, _piece);
14        PERF_END(PERFORMANCE_COUNTER_0_BASE, 1);
15        _total -= _piece;
16    }
17    free(mem);
18    // close
19    close(file);
20    return 0;
21 }
22 // read test function
23 int read_test(int _blockSize){
24     int ret;
25
26     PERF_RESET(PERFORMANCE_COUNTER_0_BASE);
27     PERF_START_MEASURING(PERFORMANCE_COUNTER_0_BASE);
28     ret = read_file("/mnt/root/test.bin", FILE_SIZE, _blockSize);
29     PERF_STOP_MEASURING(PERFORMANCE_COUNTER_0_BASE);
30
31     return ret;
32 }
33 // write test function
34 int write_test(int _blockSize){
35     int ret;
36
37     PERF_RESET(PERFORMANCE_COUNTER_0_BASE);
38     PERF_START_MEASURING(PERFORMANCE_COUNTER_0_BASE);
39     ret = write_file("/mnt/root/test.bin", FILE_SIZE, _blockSize);
40     PERF_STOP_MEASURING(PERFORMANCE_COUNTER_0_BASE);
41
42 // main test function
43 int main(){
44     int
45         n, i;
46     double
47         allTime[10], sdTime[10];
48     // init spi bus
49     if (spi_master_init_device(&spi) < 0)
50         return -1;
51     // create the mmc block device
52     if (mmc_spi_init_device(&mmcDev, &spi) < 0)
53         return -1;
54     // init partition driver
55     if (partition_init_device(&fs) < 0)
56         return -1;
57     // init fat driver
58     if (fat_init_device(&fat) < 0)
59         return -1;
60
61     for (n = 16; n <= 8192; n += n){
62         printf("%d\t", n);
63     }
64     printf("\n---Write performance Test with kbit/s result---");
65     printf("\n");
66     for (i=0,n = 16; n <= 8192; n += n){
67         if (write_test(n) < 0)
68             printf("ERROR\t");
69         allTime[i] = perf_get_section_time(PERFORMANCE_COUNTER_0_BASE,
70                                         1)*1.0/60000000;
71         sdTime[i] = perf_get_section_time(PERFORMANCE_COUNTER_0_BASE,
72                                         2)*1.0/60000000;
73         printf("%g\t", FILE_SIZE/allTime[i]*8/1024);
74         i++;
75     }
76     printf("\n---Write Test with processing-time [s] for FAT-driver---\n");

```

```

1   for (i=0,n = 16; n <= 8192; n += n) {
2     printf("%g\t", allTime[i]-sdTime[i]);
3     i++;
4   }
5   printf("\n---Write Test with processing-time [s] for SD card access---\n");
6   for (i=0,n = 16; n <= 8192; n += n) {
7     printf("%g\t", sdTime[i]);
8     i++;
9   }
10  printf("\n---Read performance Test with kbit/s result---\n");
11  for (i=0,n = 16; n <= 8192; n += n) {
12    if (read_test(n) <0)
13      printf("ERROR\t");
14    allTime[i] = perf_get_section_time(PERFORMANCE_COUNTER_0_BASE,
15                                         1)*1.0/60000000;
16    sdTime[i] = perf_get_section_time(PERFORMANCE_COUNTER_0_BASE,
17                                         2)*1.0/60000000;
18    printf("%g\t", FILE_SIZE/allTime[i]*8/1024);
19    i++;
20  }
21  printf("\n---Read Test with processing-time [s] for FAT-driver---\n");
22  for (i=0,n = 16; n <= 8192; n += n) {
23    printf("%g\t", allTime[i]-sdTime[i]);
24    i++;
25  }
26  printf("\n---Read Test with processing-time [s] for SD card access---\n");
27  for (i=0,n = 16; n <= 8192; n += n) {
28    printf("%g\t", sdTime[i]);
29    i++;
30  }
31  printf("\n");
32  // unmount fat
33  fat_exit_device(&fat);
34  // unmound fs
35  partition_exit_device(&fs);
36  return 0;
37 }

```

Quelltext 6: Schreib-Lesegeschwindigkeitsmess-Programm

## H Verilog-Quelltexte

### H.1 SPI-Master Verilog-Quelltexte

#### H.1.1 Definitionsdatei

```

38 /*
39 *
40 * FIFO-buffered SPI Master
41 *
42 * State, register, etc. definitions
43 *
44 * (c) 2008-2011 by Birger Zimmermann
45 *
46 */
47 // main state machine
48 `define STATE_IDLE          4'd0
49 `define STATE_START_TRANSFER 4'd1
50 `define STATE_LOAD_DATA      4'd2
51 `define STATE_TRANSFER_BITS  4'd3
52 `define STATE_STORE_DATA     4'd4
53 `define STATE_RECEIVE_BITS   4'd9
54 `define STATE_PRE_FINISHED2  4'd13
55 `define STATE_PRE_FINISHED3  4'd14
56 `define STATE_FINISHED       4'd15
57 `define STATE_REG_BITS       4

```

```

1 // register sizes
2 `define MAX_TRANSFER_BYTES_BITS      16
3 `define MAX_REF_CLKS_PER_BIT_BITS    8
4
5 // register addresses
6 `define REG_TRANSFER_FIFO           3'd0  // data register
7 `define REG_FIFO_FILL_COUNTS       3'd1  // fill counts
8 `define REG_TRANSFER_SIZE          3'd2  // transfer size, start job
9 `define REG_CONTROL                3'd3  // clear fifo etc.
10 `define REG_STATUS                 3'd4  // status infos
11 `define REG_SCLK_DIVIDER          3'd5  // slave clock divider
12 `define REG_SS                     3'd6  // slave select
13 `define REG_DATA                  3'd7  // token register
14
15 `define REG_SIZE_BITS              3
16
17 `define CNTRL_BIT_RECEIVE_CLEAR    31
18 `define CNTRL_BIT_RECEIVE_BUS_HOLD 30
19 `define CNTRL_BIT_TRANSFER_CLEAR   29
20 `define CNTRL_BIT_TRANSFER_BUS_HOLD 28
21 `define CNTRL_BIT_RESET            27
22 `define CNTRL_BIT_JOB_START        26
23 `define CNTRL_BIT_JOB_H            25
24 `define CNTRL_BIT_JOB_L            24
25 `define CNTRL_BIT_LSB_FIRST        23
26
27
28 `define STATUS_FLAG_TRANSFER_FULL  0
29 `define STATUS_FLAG_RECEIVE_EMPTY  1
30 `define STATUS_FLAG_BUSY           2
31 `define STATUS_FLAG_WRITE_ERROR    3
32 `define STATUS_FLAG_READ_ERROR     4
33 `define STATUS_FLAG_TRANSFER_EMPTY 5
34 `define STATUS_FLAG_RECEIVE_FULL   6
35
36 // default values
37 `define DEFAULT_SCLK_DIVIDER      50
38
39 `define JOB_TRANSFER               2'd0
40 `define JOB_RECEIVE                2'd1
41 `define JOB_WAIT_FOR_TOKEN         2'd2
42 `define JOB_WAIT WHILE_TOKEN       2'd3
43
44 `define JOB_BITS                   2

```

Quelltext 7: SPI-Master Definitionsdatei (spi\_masterDefines.v)

## H.1.2 Top-Modul

```

45 /*
46 *
47 * FIFO-buffered SPI Master
48 *
49 * Top module, for avalon registered slave access
50 *
51 * (c) 2008-2011 by Birger Zimmermann
52 *
53 */
54 `timescale 1ns/1ns
55 `include "spi_masterDefines.v"
56
57 // -----
58 // modul and port definition
59 // -----
60 module spi_master_top(
61     input wire clk_i,           // avalon clock
62     input wire reset_n_i,        // reset signal
63     input wire [2:0] as_address_i, // address
64     input wire as_read_i,        // read transfer signal
65     input wire [31:0] as_writedata_i, // write data (32-bit)
66     output wire [31:0] as_readdata_o, // read data (32-bit)
67     input wire as_write_i,        // write transfer signal
68     input wire begintransfer_i,   // begin transfer signal

```

```

1      output wire as_waitrequest_o,          // signal a bus wait request
2      input wire [3:0] as_byteenable_i,       // not used
3      output wire [7:0] spi_ss_o,            // slave select
4      output wire sclk_o,                  // serial clock
5      output wire mosi_o,                  // master out slave in
6      input  wire miso_i,                  // master in slave out
7  );
8
9  // -----
10 // parameter definitions
11 // -----
12 parameter PRE_REQ_DELAY = 2;
13 parameter S2M_DELAY = 1; // slave to master signal delay (after clk_i)
14
15 // -----
16 // register and wire definitions
17 // -----
18 reg [32-1:0] as_readdata;
19 reg [`MAX_REF_CLKS_PER_BIT_BITS-1:0] sclk_divider_reg;
20 reg [`MAX_TRANSFER_BYTES_BITS-1:0] transfer_count_reg;
21
22 reg read_fifo_error;
23 reg write_fifo_error;
24 reg [7:0] spi_ss;
25 reg [7:0] token;
26
27 reg waitrequest_for_transfer_fifo_full;
28 reg waitrequest_for_receive_fifo_empty;
29 reg lsb_first;
30
31 reg delayed_rc_rdreq;
32 reg delayed_tr_wrreq;
33
34 //reg [8-1:0] check_reg;
35
36 // strobes
37 wire start_transfer_strobe;
38 wire transfer_clear_strobe;
39 wire receive_clear_strobe;
40 wire tr_wrreq_strobe;
41 wire rc_rdreq_strobe;
42 wire reset_strobe;
43 wire transfer_strobe;
44 wire receive_strobe;
45 wire [`JOB_BITS-1:0] job_strobe;
46
47 wire read_error_strobe;
48 wire write_error_strobe;
49 wire state_idle;
50 wire tr_full;
51 wire [7:0] tr_wrusedw;
52 wire [32-1:0] rc_read_data;
53 wire [32-1:0] tr_write_data;
54 wire rc_empty;
55 wire [7:0] rc_rdusedw;
56 wire tr_empty;
57 wire rc_full;
58 wire busy;
59
60 // -----
61 // instance definition
62 // -----
63 spi_master_transceiver transceiver_inst(
64     .ref_clock_i(clk_i),
65     .reset_n_i(reset_n_i),
66
67     .sync_reset_i(reset_strobe),
68     .token_i(token),
69     .job_i(job_strobe),
70     .start_transfer_i(start_transfer_strobe),
71
72     .sclk_divider_i(sclk_divider_reg),
73     .transfer_count_i(as_writedata_i[`MAX_TRANSFER_BYTES_BITS-1:0]),
74     .state_idle_o(state_idle),
75
76     // .fifo_clk_i(clk_i),
77
78     .as_readdata_o(as_readdata),
79     .mosi_o(mosi_o),
80     .miso_i(miso_i),
81     .sclk_o(sclk_o),
82     .spi_ss_o(spi_ss_o),
83     .state_idle_i(state_idle_i),
84     .waitrequest_o(waitrequest_o),
85     .write_error_o(write_error_o)
86 );

```

```

1 // transmit fifo signals
2 .tr_sclr_i(transfer_clear_strobe),
3 .tr_wrreq_i(tr_wrreq_strobe),
4 .tr_write_data_i(tr_write_data),
5 .tr_full_o(tr_full),
6 .tr_empty_o(tr_empty),
7 .tr_usedw_o(tr_wrusedw),
8
9 // receive fifo signals
10 .rc_sclr_i(receive_clear_strobe),
11 .rc_rdreq_i(rc_rdreq_strobe),
12 .rc_read_data_o(rc_read_data),
13 .rc_empty_o(rc_empty),
14 .rc_full_o(rc_full),
15 .rc_usedw_o(rc_rdusedw),
16
17 );
18
19 // -----
20 // continous assignments
21 // -----
22
23 // address, access wires
24 wire fifo_adr_and_rd = (as_address_i == `REG_TRANSFER_FIFO?
25                                as_read_i: 1'b0);
26 wire fifo_adr_and_wr = (as_address_i == `REG_TRANSFER_FIFO?
27                                as_write_i: 1'b0);
28 wire control_wr      = (as_address_i == `REG_CONTROL ? as_write_i: 1'b0);
29 wire size_wr          = (as_address_i == `REG_TRANSFER_SIZE?
30                                as_write_i: 1'b0);
31
32 // write request strobe for transmit fifo
33 assign tr_wrreq_strobe = fifo_adr_and_wr & ~tr_full & ~delayed_tr_wrreq;
34 // write request did not happended last cycle and no wait cycle is requested
35 assign write_error_strobe = fifo_adr_and_wr & ~delayed_tr_wrreq &
36                                ~as_waitrequest_o;
37
38 // read request strobe for receive fifo
39 assign rc_rdreq_strobe = fifo_adr_and_rd & ~rc_empty & ~delayed_rc_rdreq;
40 // read request did not happended last cycle and no wait cycle is requested
41 assign read_error_strobe = fifo_adr_and_rd & ~delayed_rc_rdreq &
42                                ~as_waitrequest_o;
43
44 // reset transceiver strobe
45 assign reset_strobe      = (control_wr & begintransfer_i ?
46                                as_writedata_i[`CNTRL_BIT_RESET] : 1'b0);
47
48 // transfer fifo clear strobe
49 assign transfer_clear_strobe =
50    ((control_wr & begintransfer_i) ? as_writedata_i[`CNTRL_BIT_TRANSFER_CLEAR]:1'b0)
51    |
52    ((size_wr & begintransfer_i) ? as_writedata_i[`CNTRL_BIT_TRANSFER_CLEAR]:1'b0)
53    |
54    reset_strobe;
55
56 // receive fifo clear strobe
57 assign receive_clear_strobe =
58    ((control_wr & begintransfer_i) ? as_writedata_i[`CNTRL_BIT_RECEIVE_CLEAR]:1'b0)
59    |
60    ((size_wr & begintransfer_i) ? as_writedata_i[`CNTRL_BIT_RECEIVE_CLEAR]:1'b0)
61    |
62    reset_strobe;
63
64 // start transfer strobe
65 assign start_transfer_strobe = (size_wr & begintransfer_i ?
66                                as_writedata_i[`CNTRL_BIT_JOB_START]:1'b0);
67 assign job_strobe           = (size_wr & begintransfer_i ?
68                                {as_writedata_i[`CNTRL_BIT_JOB_H],
69                                as_writedata_i[`CNTRL_BIT_JOB_L]} : 2'd0);
70
71 // wait request strobe
72 assign as_waitrequest_o =
73    (as_write_i & (
74      (as_address_i != `REG_TRANSFER_FIFO ? begintransfer_i:1'b0)
75    ))

```

```

1   |   (as_read_i & (
2     (as_address_i != `REG_TRANSFER_FIFO ?
3       begintransfer_i:1'b0)
4     )
5   |
6   |   (fifo_adr_and_rd&(waitrequest_for_receive_fifo_empty?
7     (~delayed_rc_rdreq):begintransfer_i))
8   |
9   |   (fifo_adr_and_wr&(waitrequest_for_transfer_fifo_full?
10    (~delayed_tr_wrreq):begintransfer_i))
11   );
12   );
13 // slave select
14 assign spi_ss_o = ~spi_ss;
15 // read data
16 assign as_readdata_o =
17   (
18   (as_address_i != `REG_TRANSFER_FIFO ? as_readdata: 0)
19   |
20   (as_address_i == `REG_TRANSFER_FIFO ?
21   (
22     lsb_first? (
23     {
24       {rc_read_data[7:0], rc_read_data[15:8]},
25       {rc_read_data[23:16], rc_read_data[31:24]}
26     }
27     ): rc_read_data
28   )
29   : 0)
30   );
31   );
32 // write data
33 assign tr_write_data = lsb_first? (
34   {
35     {as_writedata_i[7:0],
36      as_writedata_i[15:8],
37      {as_writedata_i[23:16], as_writedata_i[31:24]}
38   }
39   ): as_writedata_i;
40
41 // busy bit
42 assign busy = ~state_idle;
43
44 // -----
45 // read task
46 // -----
47 task read_task();
48 begin
49   // first cycle of transfer
50   if (begintransfer_i) begin
51
52     case (as_address_i) // synopsis parallel_case
53       `REG_FIFO_FILL_COUNTS: begin
54         as_readdata      <= #S2M_DELAY {{{(14-8){1'b0}},
55           {rc_rdusedw, 2'b0}}, {{(14-8){1'b0}}, {tr_wrusedw, 2'b0}}};
56       end
57       `REG_TRANSFER_SIZE: begin
58         as_readdata      <= #S2M_DELAY {{(32-
59           `MAX_TRANSFER_BYTES_BITS){1'b0}},
60           transfer_count_reg};
61       end
62       `REG_CONTROL: begin
63         as_readdata      <= #S2M_DELAY 0;
64         as_readdata[`CNTRL_BIT_TRANSFER_BUS_HOLD] <=
65           #S2M_DELAY waitrequest_for_transfer_fifo_full;
66         as_readdata[`CNTRL_BIT_RECEIVE_BUS_HOLD] <=
67           #S2M_DELAY waitrequest_for_receive_fifo_empty;
68         as_readdata[`CNTRL_BIT_LSB_FIRST]          <=
69           #S2M_DELAY lsb_first;
70       end
71       `REG_STATUS: begin
72         as_readdata      <= #S2M_DELAY 0;
73         //as_readdata[4:0] <=
74           #S2M_DELAY {{read_fifo_error, write_fifo_error},
75             {busy, {rc_empty, tr_full}}};
76
77         as_readdata[`STATUS_FLAG_TRANSFER_FULL]      <= #S2M_DELAY tr_full;
78         as_readdata[`STATUS_FLAG_RECEIVE_EMPTY]      <= #S2M_DELAY rc_empty;

```

```

1      as_readdata[`STATUS_FLAG_BUSY]           <= #S2M_DELAY busy;
2      as_readdata[`STATUS_FLAG_WRITE_ERROR]    <=
3          #S2M_DELAY write_fifo_error;
4      as_readdata[`STATUS_FLAG_READ_ERROR]     <=
5          #S2M_DELAY read_fifo_error;
6      as_readdata[`STATUS_FLAG_TRANSFER_EMPTY] <= #S2M_DELAY tr_empty;
7      as_readdata[`STATUS_FLAG_RECEIVE_FULL]   <= #S2M_DELAY rc_full;

8      // reset the error flags
9      write_fifo_error  <= #S2M_DELAY 1'b0;
10     read_fifo_error   <= #S2M_DELAY 1'b0;

11     // set the debug check register
12     //as_readdata[31:24] <= #S2M_DELAY check_reg;
13     //check_reg        <= #S2M_DELAY 8'd0;
14 end
15 `REG_SCLK_DIVIDER: begin
16     as_readdata      <=
17         #S2M_DELAY {{(32-`MAX_REF_CLKS_PER_BIT_BITS){1'b0}}},
18         sclk_divider_reg;
19 end
20 `REG_SS: begin
21     as_readdata      <= #S2M_DELAY {{(32-8){1'b0}}, spi_ss};
22 end
23 `REG_DATA: begin
24     as_readdata      <= #S2M_DELAY {{(32-8){1'b0}}, token};
25 end
26 default: begin
27     as_readdata      <= #S2M_DELAY {{(32-`REG_SIZE_BITS){1'b0}},
28                                         as_address_i};
29 end
30 endcase
31 end
32 end
33 endtask
34
35 // -----
36 // write task
37 // -----
38 task write_task();
39 begin
40     // first cycle of transfer
41     if (begintransfer_i) begin
42         case (as_address_i) // synopsis parallel_case
43             `REG_FIFO_FILL_COUNTS: begin
44             end
45             `REG_TRANSFER_SIZE: begin
46                 transfer_count_reg           <=
47                     as_writedata_i[`MAX_TRANSFER_BYTES_BITS-1:0];
48                 waitrequest_for_transfer_fifo_full <=
49                     as_writedata_i[`CNTRL_BIT_TRANSFER_BUS_HOLD];
50                 waitrequest_for_receive_fifo_empty <=
51                     as_writedata_i[`CNTRL_BIT_RECEIVE_BUS_HOLD];
52                 lsb_first                  <=
53                     as_writedata_i[`CNTRL_BIT_LSB_FIRST];
54             end
55             `REG_CONTROL: begin
56                 waitrequest_for_transfer_fifo_full <=
57                     as_writedata_i[`CNTRL_BIT_TRANSFER_BUS_HOLD];
58                 waitrequest_for_receive_fifo_empty <=
59                     as_writedata_i[`CNTRL_BIT_RECEIVE_BUS_HOLD];
60                 lsb_first                  <= as_writedata_i[`CNTRL_BIT_LSB_FIRST];
61             end
62             `REG_SCLK_DIVIDER: begin
63                 sclk_divider_reg           <=
64                     as_writedata_i[`MAX_REF_CLKS_PER_BIT_BITS-1:0];
65             end
66             `REG_SS: begin
67                 spi_ss                    <= as_writedata_i[8-1:0];
68             end
69             `REG_DATA: begin
70                 token                   <= as_writedata_i[8-1:0];
71             end
72             default:
73                 begin
74                 end
75             endcase
76         end

```

```

1 end
2 endtask
3
4 // -----
5 // reset task
6 // -----
7 task reset_task();
8 begin
9     sclk_divider_reg           <= `DEFAULT_SCLK_DIVIDER;
10    transfer_count_reg        <= 0;
11
12    spi_ss                     <= 0;
13    waitrequest_for_transfer_fifo_full <= 1'b0;
14    waitrequest_for_receive_fifo_empty  <= 1'b0;
15
16    delayed_rc_rdreq          <= 1'b0;
17    delayed_tr_wrreq          <= 1'b0;
18
19    read_fifo_error            <= 1'b0;
20    write_fifo_error           <= 1'b0;
21    token                      <= 8'd0;
22
23    //      check_reg           <= 8'd0;
24
25    // default little endian style
26    lsb_first                  <= 1'b0;
27 end
28 endtask
29
30 // -----
31 // clock dependent assignments
32 // -----
33 always @ (posedge clk_i, negedge reset_n_i) begin
34     if (!reset_n_i) begin
35         // asynchronous reset
36         reset_task();
37     end
38     else
39         // positive clock edge?
40     if (clk_i) begin
41         // read error check
42         if (read_error_strobe) begin
43             read_fifo_error      <= 1'b1;
44         end
45
46         // write error check
47         if (write_error_strobe) begin
48             write_fifo_error    <= 1'b1;
49         end
50     //     if (tr_wrreq_strobe)
51     //         check_reg <= check_reg + 1'b1;
52
53     // did a read from the fifo happen this cycle
54     delayed_rc_rdreq          <= #PRE_REQ_DELAY rc_rdreq_strobe;
55     // did a write to the fifo happen this cycle
56     delayed_tr_wrreq          <= #PRE_REQ_DELAY tr_wrreq_strobe;
57
58     // avalon read request ?
59     if (as_read_i) begin
60         read_task();
61     end
62     else
63         // avalon write request ?
64     if (as_write_i) begin
65         write_task();
66     end
67 end
68 endmodule

```

Quelltext 8: SPI-Master Top-Modul (spi\_master\_top.v)

### H.1.3 Transceiver

```

1  /*
2  *
3  * FIFO-buffered SPI Master
4  *
5  * Transceiver module
6  *
7  * (c) 2008-2011 by Birger Zimmermann
8  *
9  */
10 `timescale 1ns/1ns
11 `include "spi_masterDefines.v"
12
13 // -----
14 // modul and port definition
15 // -----
16 module spi_master_transceiver(
17     // clock signals
18     input wire ref_clock_i,
19     input wire reset_n_i,
20
21     // synchronous reset
22     input wire sync_reset_i,
23
24     // slave clock divider
25     input wire [`MAX_REF_CLKS_PER_BIT_BITS-1:0] sclk_divider_i,
26     // which job (opcode) should be started
27     input wire [`JOB_BITS-1:0] job_i,
28     input wire [8-1:0] token_i,
29     input wire start_transfer_i,
30     input wire [`MAX_TRANSFER_BYTES_BITS-1:0] transfer_count_i,
31     output wire state_idle_o,
32
33     // transmit fifo signals
34     input wire tr_sclr_i,
35     input wire tr_wrreq_i,
36     input wire [31:0]tr_write_data_i,
37     output wire tr_full_o,
38     output wire tr_empty_o,
39     output wire [7:0]tr_usedw_o,
40
41     // receive fifo signals
42     input wire rc_sclr_i,
43     input wire rc_rdreq_i,
44     output wire [31:0]rc_read_data_o,
45     output wire rc_full_o,
46     output wire rc_empty_o,
47     output wire [7:0]rc_usedw_o,
48
49 );
50 // -----
51 // parameter defitions
52 parameter RECEIVE_DUMMY      = 8'hff;
53 parameter MOSI_IDLE_STATE    = 1'b0;
54 parameter SCLK_IDLE_STATE    = 1'b0;
55
56 parameter STATE_CHANGE_DELAY = 2;
57 parameter COUNTER_CHANGE_DELAY = 2;
58
59 // -----
60 // register and wire definitions
61 // -----
62 reg      [5-1:0] bit_num;           // bit number register
63 reg      [`STATE_REG_BITS-1:0] state; // state register
64
65 reg      [`MAX_TRANSFER_BYTES_BITS-1:0] transfer_count; // transfer size register
66
67 reg      [`JOB_BITS-1:0] job;        // operation register
68 reg      [8-1:0] token;           // data token register
69 reg      [8-1:0] rc_token;         // receive token register
70 reg      [`MAX_REF_CLKS_PER_BIT_BITS-1:0] bit_trigger_divider;
71 reg      [`MAX_REF_CLKS_PER_BIT_BITS-1:0] bit_trigger_divider_compare;

```

```

1 // fifo connections
2 wire          rc_wrreq_strobe;
3 wire          tr_rdreq_strobe;
4 reg           [32-1:0] rc_write_data;
5 wire          [32-1:0] tr_read_data;
6 wire          [7:0]   rc_usedw;
7 wire          [7:0]   tr_usedw;
8
9 // -----
10 // instance definitions
11 // -----
12 spi_master_transfer_fifo transfer(
13     .aclr(~reset_n_i),
14     .clock(ref_clock_i),
15     .sclr(tr_sclr_i),
16     .wrreq(tr_wrreq_i),
17     .full(tr_full_o),
18     .usedw(tr_usedw),
19     .data(tr_write_data_i),
20
21     .rdreq(tr_rdreq_strobe),
22     .empty(tr_empty_o),
23     .q(tr_read_data)
24 );
25
26 spi_master_receive_fifo receive(
27     .aclr(~reset_n_i),
28     .clock(ref_clock_i),
29     .sclr(rc_sclr_i),
30     .wrreq(rc_wrreq_strobe),
31     .full(rc_full_o),
32     .usedw(rc_usedw),
33     .data(rc_write_data),
34
35     .rdreq(rc_rdreq_i),
36     .empty(rc_empty_o),
37     .q(rc_read_data_o)
38 );
39
40 // -----
41 // continous assignments
42 // -----
43 assign state_idle_o = (state == `STATE_IDLE) ? 1'b1: 1'b0;
44
45 assign rc_wrreq_strobe = (state == `STATE_STORE_DATA ? ~rc_full_o: 1'b0);
46
47 assign tr_rdreq_strobe = (state == `STATE_LOAD_DATA ? ~tr_empty_o: 1'b0);
48
49
50 assign rc_usedw_o = {rc_full_o, rc_usedw[6:0]};
51
52 assign tr_usedw_o = {tr_full_o, tr_usedw[6:0]};
53
54 // -----
55 // init task
56 // -----
57 task transfer_init_task();
58 begin
59     $display("state is in transfer_init_task");
60
61     transfer_count          <= #COUNTER_CHANGE_DELAY transfer_count_i;
62
63     // setup the sclk divider
64     bit_trigger_divider_compare <= sclk_divider_i-1'b1;
65
66     // setup bit divider
67     bit_trigger_divider      <= 0;
68
69     //rc_wrreq              <= #WRREQ_DELAY 1'b0;
70
71     // store which job we want to do
72     job                  <= job_i;
73     // store the token
74     token                <= token_i;
75
76     // start with bit 0, for shift out it is inverted
77     bit_num               <= 5'd0;
78
79     case (job_i)
80
81         // ...
82
83         // ...
84
85         // ...
86
87         // ...
88
89         // ...
90
91         // ...
92
93         // ...
94
95         // ...
96
97         // ...
98
99         // ...
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173

```

```

1   `JOB_TRANSFER: begin
2     $display("start transfer job");
3     $display("transfer bytes:%d", transfer_count_i);
4
5     // next state -> load data
6     state      <= #STATE_CHANGE_DELAY `STATE_LOAD_DATA;
7
8   end
9   `JOB_RECEIVE: begin
10    $display("start receive job");
11    $display("receive bytes:%d", transfer_count_i);
12
13    // set data in transfer register
14    //transfer_data    <= {4{RECEIVE_DUMMY}};
15
16    // clock low
17    sclk_o      <= 1'b0;
18
19    // msb first
20    mosi_o      <= RECEIVE_DUMMY[3'd7];
21
22    // go to receive state
23    state      <= #STATE_CHANGE_DELAY `STATE_RECEIVE_BITS;
24
25  end
26  `JOB_WAIT_FOR_TOKEN: begin
27    $display("start wait for token: %x job", token_i);
28    $display("max wait for bytes:%d", transfer_count_i);
29
30    // set data in transfer register
31    //transfer_data    <= {4{RECEIVE_DUMMY}};
32
33    // clock low
34    sclk_o      <= 1'b0;
35
36    // msb first
37    mosi_o      <= RECEIVE_DUMMY[3'd7];
38
39    // go to receive state
40    state      <= #STATE_CHANGE_DELAY `STATE_RECEIVE_BITS;
41
42  end
43  `JOB_WAIT_WHILE_TOKEN: begin
44    $display("start wait while token: %x job", token_i);
45    $display("max wait for bytes:%d", transfer_count_i);
46    // set data in transfer register
47    //transfer_data    <= {4{RECEIVE_DUMMY}};
48
49    // clock low
50    sclk_o      <= 1'b0;
51
52    // msb first
53    mosi_o      <= RECEIVE_DUMMY[3'd7];
54
55    // go to receive state
56    state      <= #STATE_CHANGE_DELAY `STATE_RECEIVE_BITS;
57
58  end
59
60  // -----
61  // reset task
62  // -----
63  task reset_task();
64  begin
65    $display("reset");
66
67    // init registers
68    transfer_count      <= #COUNTER_CHANGE_DELAY 1'b0;
69
70    bit_trigger_divider      <= 1'b0;
71    bit_trigger_divider_compare <= 1'b0;
72
73    bit_num      <= 5'd0;
74
75    state      <= #STATE_CHANGE_DELAY `STATE_IDLE;
76
77    job        <= 0;
78    token      <= 0;

```

```

1 end
2 endtask
3
4 // -----
5 // state machine
6 //
7 always @(posedge ref_clock_i, negedge reset_n_i) begin
8   if (!reset_n_i) begin
9     reset_task();
10  end
11 else begin
12   if (sync_reset_i) begin
13     reset_task();
14   end
15 else
16 case(state)
17   // -----
18   `STATE_IDLE: begin
19     $display("in state STATE_IDLE");
20     sclk_o          <= SCLK_IDLE_STATE;
21     mosi_o          <= MOSI_IDLE_STATE;
22
23     if (start_transfer_i) begin
24       transfer_init_task();
25     end
26   end
27
28   `STATE_START_TRANSFER: begin
29     $display("data loaded %x", tr_read_data);
30     // set clock low
31     sclk_o          <= 1'b0;
32     // start with bit 0, for shift out it is inverted
33     bit_num         <= 5'd0;
34     // msb first
35     mosi_o          <= tr_read_data[5'd31];
36     // data loaded, goto start transfer of bytes
37     state           <= #STATE_CHANGE_DELAY `STATE_TRANSFER_BITS;
38   end
39
40   `STATE_LOAD_DATA: begin
41     $display("state is in STATE_LOAD_DATA transfer_count: %d, strobe: %d",
42             transfer_count, tr_rdreq_strobe);
43
44     if (transfer_count > 0) begin
45       if (~tr_empty_o) begin
46         // data loaded, goto start transfer of bytes
47         state           <= #STATE_CHANGE_DELAY `STATE_START_TRANSFER;
48       end
49     end
50     else begin
51       // error must not be here normally
52       $display("error in wrong state STATE_LOAD_DATA with no transfer count");
53       state           <= #STATE_CHANGE_DELAY `STATE_FINISHED;
54     end
55   end
56
57   `STATE_TRANSFER_BITS: begin
58     // generate sclk
59     if (bit_trigger_divider >= bit_trigger_divider_compare) begin
60
61       // toggle clock
62       sclk_o <= ~sclk_o;
63
64       // falling edge of sclk
65       if (sclk_o) begin
66         // $display("falling edge of sclk in bit: %d", bit_num);
67         // increase bit num
68         bit_num        <= bit_num+5'd1;
69
70         // last bit of byte
71         if (bit_num[2:0] == 3'd7) begin
72           // one byte transferred
73           $display("one byte transferred");
74
75           // decrease transfer_count
76           transfer_count      <= #COUNTER_CHANGE_DELAY transfer_count-1'b1;
77
78       end
79     end
80   end
81
82   `STATE_FINISH: begin
83     $display("state finished");
84   end
85
86   `STATE_ERROR: begin
87     $display("state error");
88   end
89
90   `STATE_UNDEFINED: begin
91   end
92
93 end

```

```

1      // was it the last byte we want to transfer ?
2      if (transfer_count == 1) begin
3          // so we are finished up
4          state           <= #STATE_CHANGE_DELAY `STATE_FINISHED;
5          mosi_o          <= MOSI_IDLE_STATE;
6      end
7      else begin
8          // we need want more...
9
9          // last bit of data
10         if (bit_num == 5'd31) begin
11             $display("next state load new data");
12             // last bit of byte transferred go to byte load state
13             state           <= #STATE_CHANGE_DELAY `STATE_LOAD_DATA;
14
15             // set to one because we do an data load state step now
16             bit_trigger_divider <= 1'b1;
17         end
18         else begin
19             // we have more bytes in this word
20             // setup next shift out bit
21             mosi_o          <= tr_read_data[5'd31-bit_num-1'b1];
22             bit_trigger_divider <= 1'b0;
23         end
24
25     end
26     else begin
27         // setup next shift out bit
28         mosi_o          <= tr_read_data[5'd31-bit_num-1'b1];
29         // reset to zero
30         bit_trigger_divider <= 0;
31     end
32     // rising edge of sclk
33     else begin
34         //$display("rising edge of sclk bit_num: %d", bit_num);
35         // reset to zero
36         bit_trigger_divider <= 0;
37     end
38
39     else begin
40         // increase divider
41         bit_trigger_divider <= bit_trigger_divider+1'b1;
42     end
43 end
44 // -----
45 `STATE_STORE_DATA: begin
46     if (~rc_full_o) begin
47         // data stored
48         if (transfer_count > 0) begin
49             // do we can do more ?
50             case (job)
51                 `JOB_RECEIVE: begin
52                     //rc_write_data <= 0;
53                     state           <= #STATE_CHANGE_DELAY `STATE_RECEIVE_BITS;
54                 end
55                 default: begin
56                     // last bit of byte transferred
57                     state           <= #STATE_CHANGE_DELAY `STATE_PRE_FINISHED2;
58                 end
59             endcase
60         end
61         else begin
62             state           <= #STATE_CHANGE_DELAY `STATE_PRE_FINISHED2;
63         end
64     end
65     else begin
66         $display("wait for space in receive fifo");
67     end
68
69 // -----
70 `STATE_RECEIVE_BITS: begin
71     // generate sclk
72     if (bit_trigger_divider >= bit_trigger_divider_compare) begin

```

```

1      // toggle clock
2      sclk_o <= ~sclk_o;
3
4      // falling edge of sclk
5      if (sclk_o) begin
6          bit_num           <= bit_num+1'b1;
7
8          // is one byte transferred ?
9          if (bit_num[2:0] == 3'd7) begin
10             // one byte received
11             $display("one byte received");
12
13             // decrease transfer_count
14             transfer_count     <= #COUNTER_CHANGE_DELAY transfer_count-1'b1;
15
16             case (job)
17                 `JOB_RECEIVE: begin
18                     // last bit of data
19                     if (bit_num == 5'd31) begin
20                         $display("next state store received data");
21                         // last bit of byte transferred go to byte load state
22                         state           <= #STATE_CHANGE_DELAY `STATE_STORE_DATA;
23                     end
24                     else begin
25                         // how ever the last byte was received
26                         // so we need to store what we have
27                         if (transfer_count == 1) begin
28                             // last bit of byte transferred go to byte load state
29
30                             state           <= #STATE_CHANGE_DELAY `STATE_STORE_DATA;
31                         end
32                     end
33                 `JOB_WAIT_FOR_TOKEN: begin
34                     if (token == rc_token) begin
35                         $display("JOB_WAIT_FOR_TOKEN succeed");
36
37                         rc_write_data[31:24] <= rc_token;
38                         rc_write_data[23:0]   <= 0;
39                         state           <= #STATE_CHANGE_DELAY `STATE_STORE_DATA;
40                     end
41                     else
42                         if (transfer_count == 1) begin
43                             $display("JOB_WAIT_FOR_TOKEN failed");
44                             // last byte received was not the requested one so timeout occurs
45                             state           <= #STATE_CHANGE_DELAY `STATE_PRE_FINISHED2;
46                         end
47
48                 `JOB_WAIT WHILE_TOKEN: begin
49                     if (token != rc_token) begin
50
51                         rc_write_data[31:24] <= rc_token;
52                         rc_write_data[23:0]   <= 0;
53                         state           <= #STATE_CHANGE_DELAY `STATE_STORE_DATA;
54                     end
55                     else
56                         if (transfer_count == 1) begin
57                             $display("JOB_WAIT WHILE_TOKEN failed");
58                             // last byte received was not the requested one so timeout occurs
59                             state           <= #STATE_CHANGE_DELAY `STATE_PRE_FINISHED2;
60                         end
61                     end
62
63                     endcase
64
65                     // restart bit divider
66                     bit_trigger_divider    <= 1'b0;
67                 end
68                 else begin
69                     // reset to zero
70                     bit_trigger_divider    <= 1'b0;
71                 end
72             end
73         end
74         // rising edge of sclk
75         else begin
76             // $display("in state STATE_RECEIVE_BITS posedge sclk, bitnum: %d", bit_num);

```

```

1      if (bit_num == 0) begin
2          // set all bits of other 3 bytes to zero
3          rc_write_data[23:0]      <= 0;
4      end
5
6          // read bit
7          rc_write_data[5'd31-bit_num]  <= miso_i;
8          rc_token[3'd7-bit_num[2:0]]  <= miso_i;
9
10         // reset to zero
11         bit_trigger_divider      <= 0;
12     end
13
14     end
15 else begin
16     // increase divider
17     bit_trigger_divider <= bit_trigger_divider+1'b1;
18 end
19
20 end
21
22 `STATE_PRE_FINISHED2: begin
23     $display("in state STATE_PRE_FINISHED2");
24
25     // just put an intermediate cycle for the rdusdw to be setup right at finish
26     state      <= #STATE_CHANGE_DELAY `STATE_PRE_FINISHED3;
27 end
28 `STATE_PRE_FINISHED3: begin
29     $display("in state STATE_PRE_FINISHED3");
30
31     // just put an intermediate cycle for the rdusdw to be setup right at finish
32     state      <= #STATE_CHANGE_DELAY `STATE_FINISHED;
33 end
34 `STATE_FINISHED: begin
35     $display("in state STATE_FINISHED");
36     sclk_o      <= SCLK_IDLE_STATE;
37     mosi_o      <= MOSI_IDLE_STATE;
38     state      <= #STATE_CHANGE_DELAY `STATE_IDLE;
39 end
40 default: begin
41     state      <= #STATE_CHANGE_DELAY `STATE_IDLE;
42 end
43 endcase
44 end
45 endmodule

```

Quelltext 9: SPI-Master Transceiver (spi\_master\_transceiver.v)

## H.1.4 Testbench

```

49 /*
50 *
51 * FIFO-buffered SPI Master
52 *
53 * Testbench for the transceiver
54 *
55 * (c) 2008-2011 by Birger Zimmermann
56 *
57 */
58 `timescale 1ns/1ns
59 `include "spi_masterDefines.v"
60
61 // -----
62 // modul definition
63 //
64 module spi_master_tb();
65 //
66 // register and wire definitions
67 //
68 reg ref_clk;
69 reg reset_n;

```

```

1
2 wire state_idle;
3 wire [7:0] tr_usedw;
4 wire [7:0] rc_usedw;
5 wire rc_empty;
6 wire mosi;
7 wire miso;
8 wire sclk;
9
10 reg [`MAX_TRANSFER_BYTES_BITS-1:0] transfer_count;
11 //reg [`MAX_TRANSFER_BYTES_BITS-1:0] receive_count;
12 reg start_transfer;
13 reg [`JOB_BITS-1:0] job;
14 reg [8-1:0] token;
15
16 reg tr_wrreq;
17 reg [32-1:0] tr_write_data;
18
19 reg rc_rdreq;
20 wire [32-1:0] rc_read_data;
21 reg [31-1:0] sclk_counter;
22
23 reg rc_sclr;
24 wire busy;
25 // -----
26 // instance definition
27 // -----
28 spi_master_transceiver transceiver(
29     .ref_clock_i(ref_clk),
30     .reset_n_i(reset_n),
31
32     .sclk_divider_i(4),
33     .transfer_count_i(transfer_count),
34     .token_i(token),
35     .job_i(job),
36     .start_transfer_i(start_transfer),
37     .state_idle_o(state_idle),
38
39     //.fifo_clk_i(ref_clk),
40
41     .tr_sclr_i(1'b0),
42     .tr_wrreq_i(tr_wrreq),
43     .tr_write_data_i(tr_write_data),
44     .tr_usedw_o(tr_usedw),
45
46     .rc_sclr_i(rc_sclr),
47     .rc_usedw_o(rc_usedw),
48     .rc_rdreq_i(rc_rdreq),
49     .rc_read_data_o(rc_read_data),
50     .rc_empty_o(rc_empty),
51     .sclk_o(sclk),
52     .mosi_o(mosi),
53     .miso_i(miso)
54 );
55 // -----
56 // continous assignments
57 // -----
58 assign busy = ~state_idle;
59
60 assign miso = ((sclk_counter >= 0*8 && sclk_counter < 1*8) ? 1'b1: 1'b0)
61 |
62   ((sclk_counter >= 2*8 && sclk_counter < 3*8) ? 1'b1: 1'b0)
63 |
64   ((sclk_counter >= 7*8-1 && sclk_counter < 7*8) ? 1'b1: 1'b0)
65 |
66   ((sclk_counter >= 14*8 && sclk_counter < 15*8) ? 1'b1: 1'b0)
67 ;
68
69 // -----
70 // clock generation
71 // -----
72 always #5 ref_clk = ~ref_clk;
73
74 always @ (posedge sclk) begin
75     sclk_counter <= #5 sclk_counter + 1'b1;
76 end
77
78 // -----

```

```

1 // write data to fifo sub routine
2 // -----
3 task write_fifo(input wire [32-1:0] _data);
4 begin
5     @(negedge ref_clk);
6     tr_write_data = _data;
7     tr_wrreq = 1'b1;
8     @(posedge ref_clk);
9     #1 tr_wrreq = 1'b0;
10 end
11 endtask
12
13 // -----
14 // start transfer
15 // -----
16 task start_transfer_task(
17     input wire[`MAX_TRANSFER_BYTES_BITS-1:0] _transfer);
18 begin
19     wait(~busy);
20     @(negedge ref_clk);
21     // setup transfer count
22     transfer_count      = _transfer;
23     job                 = `JOB_TRANSFER;
24     start_transfer      = 1'b1;
25     @(posedge ref_clk);
26     #1 start_transfer   = 1'b0;
27     //@(negedge ref_clk);
28     wait(busy);
29 end
30 endtask
31
32 // -----
33 // start receive
34 // -----
35 task start_receive_task(
36     input wire[`MAX_TRANSFER_BYTES_BITS-1:0] _transfer);
37 begin
38     wait(~busy);
39     @(negedge ref_clk);
40     // setup transfer count
41     transfer_count      = _transfer;
42     job                 = `JOB_RECEIVE;
43     start_transfer      = 1'b1;
44     @(posedge ref_clk);
45     #1 start_transfer   = 1'b0;
46     //@(negedge ref_clk);
47     wait(busy);
48 end
49 endtask
50 // -----
51 // start wait for token
52 // -----
53 task start_wait_for_token_task(
54     input wire[`MAX_TRANSFER_BYTES_BITS-1:0] _transfer,
55     input wire [8-1:0] _token);
56 begin
57     wait(~busy);
58     @(negedge ref_clk);
59     // setup transfer count
60     transfer_count      = _transfer;
61     job                 = `JOB_WAIT_FOR_TOKEN;
62     token               = _token;
63     start_transfer      = 1'b1;
64     rc_sclr             = 1'b1;
65     @(posedge ref_clk);
66     #1 start_transfer   = 1'b0;
67     rc_sclr             = 1'b0;
68     @(negedge ref_clk);

69     wait(~busy);
70
71     if (rc_usedw > 0) begin
72         $display("token found within %d cycles", _transfer);
73         display_received_task(1);
74     end
75     else
76         $display("token was NOT found within %d cycles", _transfer);
77 end

```

```
1 endtask
2
3 // -----
4 // start wait while token
5 // -----
6 task start_wait_while_token_task(
7     input wire [`MAX_TRANSFER_BYTES_BITS-1:0] _transfer,
8     input wire [8-1:0] _token);
9 begin
10    wait(~busy);
11    @(negedge ref_clk);
12    // setup transfer count
13    transfer_count      = _transfer;
14    job                 = `JOB_WAIT WHILE TOKEN;
15    token               = _token;
16    start_transfer      = 1'b1;
17    rc_sclr              = 1'b1;
18    @(posedge ref_clk);
19    #1 start_transfer   = 1'b0;
20    rc_sclr              = 1'b0;
21    @(negedge ref_clk);
22    wait(~busy);
23
24    if (rc_usedw > 0) begin
25        $display("token found within %d cycles", _transfer);
26        display_received_task(1);
27    end
28    else
29        $display("token was NOT found within %d cycles", _transfer);
30 end
31 endtask
```

```

1 // -----
2 // display received data
3 // -----
4 task display_received_task(
5     input integer _num);
6 integer i;
7 begin
8     $display("start receiving of %d bytes", _num);
9     for(i=0; i < (_num+3)/4; i=i+1) begin
10         wait (~rc_empty);
11         @(negedge ref_clk);
12         rc_rdreq <= 1'b1;
13         @(posedge ref_clk);
14         #1 rc_rdreq <= 1'b0;
15         @(negedge ref_clk);
16         $display("read data [%d]: %08x", i*4, rc_read_data);
17     end
18 end
19 endtask
20
21 // -----
22 // main test program
23 // -----
24 initial begin
25     // init variables
26     sclk_counter      = 0;
27     start_transfer    = 1'b0;
28     rc_sclr           = 1'b0;
29     ref_clk            = 1'b0;
30     tr_wrreq           = 1'b0;
31     token              = 0;
32     rc_rdreq           = 0;

33     // perform reset
34     reset_n            = 1'b1;
35     #1 reset_n          = 1'b0;
36     #1 reset_n          = 1'b1;
37
38     // transfer 2 bytes
39     start_transfer_task(2);
40     write_fifo(32'h04030201);

41     // transfer 6 bytes
42     start_transfer_task(6);
43     write_fifo(32'h01020304);
44     write_fifo(32'h05060000);

45     // receive 10 bytes
46     start_receive_task(10);
47     display_received_task(10);

48     // wait for token 1
49     start_wait_for_token_task(10, 8'd1);

50     // wait for token 0
51     start_wait_while_token_task(10, 8'd0);

52     wait(~busy);
53     $display("testbench successfully finished!");
54     $stop;
55     $finish;
56 end
57 endmodule

```

Quelltext 10: SPI-Master Testbench (spi\_master\_tb.v)

## H.2 WM8731 IP-Core Verilog-Quelltexte

### H.2.1 Definitionsdatei

```

1  /*
2   *
3   * WM8731 Audio-CODEC core, support different sample rates and runtime configuration
4   *
5   * Constant definitions
6   *
7   * (c) 2008-2011 by Birger Zimmermann
8   *
9   */
10 `define PACKET_SIZE           12 // sizeof sample packets
11 `define CHANNEL_NUM          2 // number of channels
12
13 `define MAX_BYTES_PER_SAMPLE 3
14 `define MAX_BYTES_PER_SAMPLE_BITS 2//log2(`MAX_BYTES_PER_SAMPLE)
15
16 `define MAX_REF_CLKS_PER_FRAME 2304 // 18384Khz/8Khz
17 //log2(`MAX_REF_CLKS_PER_FRAME)
18 `define MAX_REF_CLKS_PER_FRAME_BITS 12
19
20 `define MAX_BIT_CLKS_PER_FRAME_BITS 8
21 `define FIFO_DATA_OUT_BITS    8
22 `define FIFO_DATA_IN_BITS    32
23
24 `define BCLK_BYTES_PER_SAMPLE 4
25 `define BCLK_BYTES_PER_SAMPLE_BITS 2
26 //log2(`MAX_REF_CLKS_PER_FRAME/(`BCLK_BYTES_PER_SAMPLE*8*`CHANNEL_NUM))
27 `define MAX_REF_CLKS_DIVIDER_BITS 7
28 //log2(`MAX_REF_CLKS_PER_FRAME/(`BCLK_BYTES_PER_SAMPLE*`CHANNEL_NUM))
29 `define MAX_LATCH_CLKS_DIVIDER_BITS 10
30
31 // defaults
32 `define DEFAULT_REF_CLK_DIVIDER 384
33 `define DEFAULT_BYTES_PER_SAMPLE 2
34
35 // registers
36 `define CLOCK_DIVIDER_REG     3'd0
37 `define DACLR_DIVIDER_REG    3'd1
38 `define ADCLR_DIVIDER_REG    3'd2
39 `define BYTES_PER_SAMPLE_REG 3'd3
40 `define TRANSMIT_FIFO_FILL_COUNT_REG 3'd4
41 `define RECEIVE_FIFO_FILL_COUNT_REG 3'd5
42 `define CLOCK_SELECT_REG    3'd6
43 `define CONTROL_REG         3'd7
44 `define STATUS_REG          3'd7
45 // fifo size
46 `define FIFO_BYTE_SIZE       512
47
48 // divider register channel enable bits
49 `define CHANNEL_L_BIT        16
50 `define CHANNEL_R_BIT        17
51
52 // control register job bits
53 `define TRANSCEIVER_DO_JOB_BIT 31
54 `define TRANSCEIVER_RECONFIGURE_BIT 30
55
56 // clock control bits in clock select register
57 `define CLOCK_SELECT_BIT     0
58
59 // state machine states
60 `define WM8731_STATE_IDLE    2'd0
61 `define WM8731_STATE_ON_EVEN_IDLE 2'd1
62 //`define WM8731_STATE_PRE_IDLE 2'd2
63 `define WM8731_STATE_RUNNING 2'd3
64 `define WM8731_STATE_BITS    2

```

Quelltext 11: WM8731 IP-Core Definitionsdatei (wm8731Defines.v)

## H.2.2 Top-Modul

```

1  /*
2  *
3  * WM8731 Audio-CODEC core, support different sample rates and runtime configuration
4  *
5  * Top module, for avalon registered slave- and DMA based streaming access
6  *
7  * (c) 2008-2011 by Birger Zimmermann
8  *
9  */
10 `timescale 1ns/1ns
11 `include "wm8731Defines.v"
12
13 // -----
14 // modul and port definition
15 // -----
16 module wm8731_top(
17     // avalon clock interface
18     input wire clk_i,                                // avalon clock
19     input wire reset_n_i,                            // asynchronous reset
20
21     // avalon streaming interface transmitter (sink)
22     output wire transmit_ready_o,                  // avalon st backpressure signal (1=accept, 0=full)
23     input wire transmit_valid_i,                  // source has valid data
24     input wire [31:0] transmit_data_i,            // data (32 bit, 4 Symbols a 8 Bit)
25     input wire transmit_sop_i,                   // start of packet
26     input wire transmit_eop_i,                   // end of packet
27     input wire [1:0] transmit_empty_i,           // empty symbols
28
29     // avalon streaming interface receiver (source)
30     output wire [31:0] receive_data_o,            // data (32 bit, 4 Symbols a 8 Bit)
31     output wire receive_valid_o,                // data valid
32     input wire receive_ready_i,                // sink ready to accept data
33     output reg receive_sop_o,                 // start of packet
34     output reg receive_eop_o,                 // end of packet
35     output reg [1:0]receive_empty_o,           // empty symbols
36
37     // avalon slave signals
38     input wire [2:0] as_address_i,              // lower address bits
39
40     input wire as_read_i,                      // read transfer
41     output reg [31:0] as_readdata_o,          // read data
42
43     input wire as_write_i,                     // write transfer
44     input wire [31:0] as_data_i,              // write data
45
46     output wire as_wait_request_o,           // slave to master wait signal
47     input wire begintransfer_i,             // master to slave begin transfer signal
48     input wire [3:0] as_bytewable_i,          // enable byte lane (1111 = write full 32 bits)
49
50     // audio interface
51     input wire [1:0]ref_clk_i,
52
53     output wire bclk_o,
54     output wire daclr_clk_o,
55     output wire adclr_clk_o,
56     output wire dac_o,
57     input wire dac_i,
58     output wire xclk_o
59 );
60
61 // -----
62 // register and wire definitions
63 // -----
64 // internal variables
65 reg [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] bclk_divider_reg;
66 reg [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] daclr_divider_reg;
67 reg [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] adclr_divider_reg;
68 reg [`MAX_BYTES_PER_SAMPLE_BITS-1:0] sample_size_reg; // (e.g. 2= 2xBytes (16Bit)
69 reg clock_control_reg;
70
71 reg rc_channel_l_reg;
72 reg rc_channel_r_reg;
73 reg tr_channel_l_reg;
74 reg tr_channel_r_reg;
75
76 reg tr_was_empty_state;

```



```

1   .dac_o(dac_o),
2   .daclr_clk_o(daclr_clk_o),
3   .bclk_o(bclk_o),
4   .xclk_o(xclk_o)
5 );
6
7 // start strobe clock synchronization
8 ptt_ttp start_job(
9   .do_job_i(transceiver_do_job),
10  .src_clk_i(clk_i),
11  .dest_clk_i(ref_clk),
12  .do_job_o(transceiver_reconfigure_latch)
13 );
14
15 // clock multiplexer
16 gff_mux clock_mux(
17   .clk_i(ref_clk_i),
18   .clk_o(ref_clk),
19   .select_i(clock_control_reg)
20 );
21
22 // -----
23 // continous assignments
24 //
25 // generate streaming read enable signal
26 assign receive_valid_o = ~receive_fifo_empty;
27 assign transmit_ready_o = ~transmit_fifo_full;
28 assign as_wait_request_o = begintransfer_i;
29
30 // -----
31 // clock dependent assignments
32 //
33 // state stabilizing clock domain transition
34 always @(posedge clk_i) begin
35   // tr state
36   tr_state_a <= tr_state;
37   tr_state_b <= tr_state_a;
38   // rc state
39   rc_state_a <= rc_state;
40   rc_state_b <= rc_state_a;
41 end
42
43 // generate avalon-mm
44 always @(posedge clk_i, negedge reset_n_i) begin
45   if (!reset_n_i) begin
46
47     bclk_divider_reg      <= `DEFAULT_REF_CLK_DIVIDER;
48     daclr_divider_reg    <= `DEFAULT_REF_CLK_DIVIDER;
49     adclr_divider_reg    <= `DEFAULT_REF_CLK_DIVIDER;
50     sample_size_reg      <= `DEFAULT_BYTES_PER_SAMPLE;
51
52     clock_control_reg    <= 1'b0;
53
54     rc_channel_l_reg     <= 1'b1;
55     rc_channel_r_reg     <= 1'b1;
56     tr_channel_l_reg     <= 1'b1;
57     tr_channel_r_reg     <= 1'b1;
58
59     transceiver_do_job    <= 1'b0;
60     transceiver_job       <= 1'b0;
61
62     tr_was_empty_state    <= 1'b0;
63   end
64   else begin
65
66     // sample tr_rdempty signal
67     if (transmit_fifo_count == 0)
68       tr_was_empty_state <= 1'b1;
69
70     // shut off the reconfiguration request
71     transceiver_do_job    <= #1 1'b0;
72
73     if (begintransfer_i) begin
74       if (as_write_i) begin
75         case (as_address_i) // synopsis parallel_case
76           `CLOCK_DIVIDER_REG: begin
77             if (as_data_i >= (`BCLK_BYTES_PER_SAMPLE*8*2*`CHANNEL_NUM))
78               bclk_divider_reg <= #1 as_data_i[`MAX_REF_CLKS_PER_FRAME_BITS-1:0];
79           end
80         endcase
81       end
82     end
83   end
84 end

```

```

1      else
2          bclk_divider_reg      <= (`BCLK_BYTES_PER_SAMPLE*8*2*`CHANNEL_NUM);
3      end

4      `DACLDR_DIVIDER_REG: begin
5          if (as_data_i >= (`BCLK_BYTES_PER_SAMPLE*8*2*`CHANNEL_NUM))
6              daclr_divider_reg    <= #1 as_data_i[`MAX_REF_CLKS_PER_FRAME_BITS-1:0];
7          else
8              daclr_divider_reg    <= #1 (`BCLK_BYTES_PER_SAMPLE*8*2*`CHANNEL_NUM);

9          tr_channel_l_reg      <= #1 as_data_i[`CHANNEL_L_BIT];
10         tr_channel_r_reg      <= #1 as_data_i[`CHANNEL_R_BIT];
11     end

12     `ADCLR_DIVIDER_REG: begin

13         if (as_data_i >= (`BCLK_BYTES_PER_SAMPLE*8*2*`CHANNEL_NUM))
14             adclr_divider_reg    <= #1 as_data_i[`MAX_REF_CLKS_PER_FRAME_BITS-1:0];
15         else
16             adclr_divider_reg    <= #1 (`BCLK_BYTES_PER_SAMPLE*8*2*`CHANNEL_NUM);

17         rc_channel_l_reg      <= #1 as_data_i[`CHANNEL_L_BIT];
18         rc_channel_r_reg      <= #1 as_data_i[`CHANNEL_R_BIT];
19     end

20     `BYTES_PER_SAMPLE_REG: begin
21         sample_size_reg        <= #1 as_data_i[`MAX_BYTES_PER_SAMPLE_BITS-1:0];

22     end
23     `CLOCK_SELECT_REG: begin
24         clock_control_reg     <= #1 as_data_i[`CLOCK_SELECT_BIT];
25     end
26     `CONTROL_REG: begin
27         transceiver_do_job    <= #1 as_data_i[`TRANSCEIVER_DO_JOB_BIT];
28         transceiver_job       <= as_data_i[`TRANSCEIVER_RECONFIGURE_BIT];
29     end
30     endcase
31   end
32   else
33     if (as_read_i) begin
34       case (as_address_i) // synopsis parallel_case
35           `CLOCK_DIVIDER_REG:           as_readdata_o <=
36               #1 {{(32-`MAX_REF_CLKS_PER_FRAME_BITS){1'b0}}, bclk_divider_reg};
37           `DACLDR_DIVIDER_REG: begin
38               as_readdata_o <= 0;
39               as_readdata_o[`MAX_REF_CLKS_PER_FRAME_BITS-1:0] <= #1 daclr_divider_reg;
40               as_readdata_o[`CHANNEL_L_BIT]      <= #1 tr_channel_l_reg;
41               as_readdata_o[`CHANNEL_R_BIT]      <= #1 tr_channel_r_reg;
42           end
43           `ADCLR_DIVIDER_REG: begin
44               as_readdata_o <= 0;
45               as_readdata_o[`MAX_REF_CLKS_PER_FRAME_BITS-1:0] <= #1 adclr_divider_reg;
46               as_readdata_o[`CHANNEL_L_BIT]      <= #1 rc_channel_l_reg;
47               as_readdata_o[`CHANNEL_R_BIT]      <= #1 rc_channel_r_reg;
48           end
49           `BYTES_PER_SAMPLE_REG: begin
50               as_readdata_o            <= #1 sample_size_reg;
51           end
52           `CLOCK_SELECT_REG: begin
53               as_readdata_o <= #1 clock_control_reg;
54           end
55           `TRANSMIT_FIFO_FILL_COUNT_REG: begin
56               as_readdata_o <= #1 {22'b0, transmit_fifo_count, 2'b00};
57           end
58           `RECEIVE_FIFO_FILL_COUNT_REG: begin
59               as_readdata_o <= #1 {22'b0, receive_fifo_count, 2'b00};
60           end
61           `STATUS_REG: begin
62               as_readdata_o           <=
63                   #1 {tr_rdusedw, tr_was_empty_state, rc_state_b, tr_state_b,
64                       receive_fifo_empty, transmit_fifo_full};
65               tr_was_empty_state     <= 1'b0;
66           end
67
68           default:
69               begin
70                   as_readdata_o  <= #1 {29'b0, as_address_i};
71               end

```

```

1      endcase
2    end
3  end
4 end
5 endmodule

```

### Quelltext 12: WM8731 IP-Core Top-Modul (wm8731\_top.v)

#### H.2.3 Transmitter

```

8  /*
9   *
10  * WM8731 Audio-CODEC core, support different sample rates and runtime configuration
11  *
12  * Tranceiver module, receive data, send data, statemachine handling
13  *
14  * (c) 2008-2011 by Birger Zimmermann
15  *
16  */
17 `timescale 1ns/1ns
18 `include "wm8731Defines.v"
19
20 // -----
21 // modul and port definition
22 // -----
23 module wm8731_transmitter(
24   // clocks
25   input wire ref_clk_i,           // reference clock
26   input wire reset_n_i,          // async reset (for 1. init)
27   input wire do_job_i,           // reconfigure strobe
28   input wire job_i,              // go idle=0, reconfigure=1
29   input wire tr_channel_l_i,     // use transmit channel left (0=disabled, 1=enabled)
30   input wire tr_channel_r_i,     // use transmit channel right (0=disabled, 1=enabled)
31   input wire rc_channel_l_i,     // use receive channel left (0=disabled, 1=enabled)
32   input wire rc_channel_r_i,     // use receive channel right (0=disabled, 1=enabled)
33
34   input wire [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] bclk_divider_i, // e.g. 384=(18432Khz/48Khz)
35   input wire [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] daclrc_divider_i, // e.g. 384=48Khz (@18432Khz)
36   input wire [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] adclrc_divider_i,
37
38   // bytes per sample eg. 24bit sample => 3 byte
39   input wire [`MAX_BYTES_PER_SAMPLE_BITS-1:0] bytes_per_sample_i,
40
41   // data fifo
42   input wire tr_fifo_wrclk_i,                // write clock
43   input wire [`FIFO_DATA_IN_BITS-1:0] tr_fifo_data_i, // input data 32Bit
44   input wire tr_fifo_wreq_i,                  // write request for new data
45   output wire [7:0] tr_fifo_wrusedw_o,        // fill count
46   output wire tr_fifo_wrfull_o,
47
48   input wire rc_fifo_rdclk_i,                // read clock
49   input wire rc_fifo_rdreq_i,
50   output wire [7:0] rc_fifo_rdusedw_o,
51   output wire rc_fifo_rdempty_o,
52   output wire [32-1:0] rc_fifo_q_o,
53
54   output wire [`WM8731_STATE_BITS-1:0] tr_state_o, // transmit state output
55   output wire [`WM8731_STATE_BITS-1:0] rc_state_o, // receive state output
56   output wire [9:0] tr_rdusedw_o,               // test signal for transmit fill count
57
58   // audio control signals
59   output wire xclk_o,                      // MCLK
60   output reg bclk_o,                      // BCKL
61   output reg daclr_clk_o,                 // DACLR
62   output reg adclr_clk_o,                 // ADCLR
63   output wire dac_o,                      // DAC
64   input wire dac_i,                      // ADC
65 );

```

```

1 // register and wire definitions
2 // -----
3 reg      [3:0] even_tranceive_compare;
4
5 wire      tr_rdempty;
6 wire      tr_rdfull;
7 wire      [9:0] tr_rdusedw;
8 wire      [`FIFO_DATA_OUT_BITS-1:0] tr_fifo_q;
9 wire      tr_fifo_rdclk;
10
11 reg      tr_fifo_rdreq;
12 reg      tr_new_data_req;
13 reg      [8-1:0] tr_read_data;
14
15 reg      [`MAX_BIT_CLKS_PER_FRAME_BITS-1:0] bclk_divider;
16 reg      [`MAX_BIT_CLKS_PER_FRAME_BITS-1:0] bclk_divider_compare;
17
18 reg      [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] adclr_clk_div;
19 reg      [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] adclr_clk_div_compare;
20
21 reg      [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] rc_byte_trigger_divider;
22 reg      [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] byte_trigger_divider_compare;
23
24 reg      [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] daclr_clk_div;
25 reg      [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] daclr_clk_div_compare;
26
27 reg      [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] tr_byte_trigger_divider;
28
29 reg      [`MAX_BIT_CLKS_PER_FRAME_BITS-1:0] bit_trigger_divider;
30 reg      [`MAX_BIT_CLKS_PER_FRAME_BITS-1:0] bit_trigger_divider_compare;
31
32 reg      [3-1:0] tr_bit_num;
33 reg      [8-1:0] tr_byte_num;
34 reg      tr_channel_l;
35 reg      tr_channel_r;
36 reg      [`MAX_BYTES_PER_SAMPLE_BITS+1-1:0] tr_bytes_per_frame;
37
38 reg      [3:0] tr_even_transfer;
39 reg      tr_frame_read_enable;
40 reg      tr_sample_read_enable;
41 reg      [`WM8731_STATE_BITS-1:0] tr_state;
42
43 wire      rc_fifo_wrclk;
44 wire      rc_fifo_wrfull;
45 wire      [9:0] rc_fifo_wrusedw;
46 reg      [3:0] rc_even_transfer;
47 reg      [3-1:0] rc_bit_num;
48 reg      [8-1:0] rc_byte_num;
49 reg      [8-1:0] rc_data;
50
51 reg      [8-1:0] rc_fifo_data;
52 reg      rc_frame_write_enable;
53 reg      rc_sample_write_enable;
54 reg      rc_fifo_wrreq;
55 reg      rc_channel_l;
56 reg      rc_channel_r;
57 reg      [`MAX_BYTES_PER_SAMPLE_BITS+1-1:0] rc_bytes_per_frame;
58 reg      [`MAX_BYTES_PER_SAMPLE_BITS-1:0] bytes_per_sample;
59 reg      [`WM8731_STATE_BITS-1:0] rc_state;
60
61 reg      reconfiguration_req;
62
63 // -----
64 // instance definition
65 // -----
66 // transfer fifo
67 wm8731_transmitter_fifo tr_inst(
68   .aclr(~reset_n_i),
69   .data(tr_fifo_data_i),
70   .rdclk(tr_fifo_rdclk),
71   .rdreq(tr_fifo_rdreq),
72   .rdusedw(tr_rdusedw),
73   .wrclk(tr_fifo_wrclk_i),
74   .wrreq(tr_fifo_wreq_i),
75   .q(tr_fifo_q),
76   .rdempty(tr_rdempty),
77   .rdfull(tr_rdfull),
78   .wrfull(tr_fifo_wrfull_o),

```

```

1     .wrusedw(tr_fifo_wrusedw_o)
2 );
3
4 // receive fifo
5 wm8731_receiver_fifo rc_inst(
6   .aclr(~reset_n_i),
7   .data(rc_fifo_data),
8   .wrclk(rc_fifo_wrclk),
9   .wrreq(rc_fifo_wrreq),
10  .wrfull(rc_fifo_wrfull),
11  .wrusedw(rc_fifo_wrusedw),
12
13  .rdclk(rc_fifo_rdclk_i),
14  .rdreq(rc_fifo_rdreq_i),
15  .rdusedw(rc_fifo_rdusedw_o),
16  .q(rc_fifo_q_o),
17  .rdempty(rc_fifo_rdempty_o)
18 );
19 // -----
20 // continous assignments
21 // -----
22 // state assignments
23 assign tr_state_o      = tr_state;
24 assign rc_state_o      = rc_state;
25 assign tr_rdusedw_o   = tr_rdusedw;
26
27 // fifo clock assignments
28 assign tr_fifo_rdclk   = ~ref_clk_i;
29 assign rc_fifo_wrclk   = ~ref_clk_i;
30
31 // assign audio clock
32 assign xclk_o          = ~ref_clk_i;
33 assign dac_o            = tr_read_data[~tr_bit_num];
34
35 // -----
36 // init statemachine task
37 // -----
38 task init_task(
39   input wire [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] _bclk_divider,
40   input wire [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] _adclrc_divider,
41   input wire [`MAX_REF_CLKS_PER_FRAME_BITS-1:0] _daclrc_divider,
42
43   input wire [`MAX_BYTES_PER_SAMPLE_BITS-1:0] _bytes_per_sample,
44
45   input wire _tr_channel_l,
46   input wire _tr_channel_r,
47 );
48 begin
49   // bclk reset
50   bclk_divider           <= 0;
51   bclk_divider_compare    <= _bclk_divider/(_bytes_per_sample*8*`CHANNEL_NUM*2)-1;
52   bclk_o                 <= 1'b0;
53
54   // adclr reset
55   adclr_clk_div           <= 0;
56   adclr_clk_o              <= 1'b1;
57   adclr_clk_div_compare    <= _adclrc_divider/2-1;
58
59   // daclr reset
60   daclr_clk_div           <= 0;
61   daclr_clk_o              <= 1'b1;
62   daclr_clk_div_compare    <= _daclrc_divider/2-1;
63   even_tranceive_compare    <= `PACKET_SIZE-1;//(_bytes_per_sample == 2'd3) ? 12-1:4-1;
64
65   bit_trigger_divider      <= 0;
66   bit_trigger_divider_compare <= _bclk_divider/(_bytes_per_sample*`CHANNEL_NUM*8)-1;
67   byte_trigger_divider_compare <= _bclk_divider/(_bytes_per_sample*`CHANNEL_NUM)-1;
68   bytes_per_sample         <= _bytes_per_sample;
69
70   $display("bytes_per_sample: %d", bytes_per_sample);
71   $display("bclk_divider_compare: %d", bclk_divider_compare);
72   $display("bit_trigger_divider_compare: %d", bit_trigger_divider_compare);

```

```

1   $display("byte_trigger_divider_compare: %d", byte_trigger_divider_compare);
2
3   // init transmitter
4   tr_byte_num           <= 0;
5   tr_frame_read_enable  <= 1'b0;
6   tr_sample_read_enable <= 1'b0;
7   tr_fifo_rdreq        <= 1'b0;
8   tr_new_data_req       <= 1'b0;
9
10  tr_byte_trigger_divider <= 0;
11  tr_bit_num            <= 0;
12  tr_read_data          <= 0;
13  tr_bytes_per_frame    <= _bytes_per_sample*(_tr_channel_l+_tr_channel_r);
14
15  tr_channel_l          <= _tr_channel_l;
16  tr_channel_r          <= _tr_channel_r;
17  tr_even_transfer       <= 0;
18
19  // init receiver
20  rc_byte_trigger_divider <= 0;
21
22  rc_bit_num            <= 0;
23  rc_byte_num            <= 0;
24
25  rc_frame_write_enable <= 1'b0;
26  rc_sample_write_enable <= 1'b0;
27
28  rc_bytes_per_frame    <= _bytes_per_sample*(_rc_channel_l+_rc_channel_r);
29  rc_channel_l           <= _rc_channel_l;
30  rc_channel_r           <= _rc_channel_r;
31  rc_fifo_wrreq         <= 1'b0;
32  rc_fifo_data          <= 0;
33
34  rc_even_transfer       <= 0;
35 end
36 endtask
37 // -----
38 // transfer init frame task
39 // -----
40 task tr_init_frame_task();
41 begin
42     if (tr_rdempty || tr_rdusedw < tr_bytes_per_frame) begin
43         tr_frame_read_enable <= 1'b0;
44         tr_sample_read_enable <= 1'b0;
45         tr_fifo_rdreq      <= 1'b0;
46     end
47     else begin
48         tr_frame_read_enable <= 1'b1;
49         tr_sample_read_enable <= tr_channel_l;
50         tr_fifo_rdreq      <= tr_channel_l;
51     end
52 end
53 endtask
54 // -----
55 // receive init frame task
56 // -----
57 task rc_init_frame_task();
58 begin
59     // define if the hole frame fits in the receive fifo
60     if (rc_fifo_wrfull || (rc_fifo_wrusedw+rc_bytes_per_frame) >= `FIFO_BYTE_SIZE) begin
61         rc_frame_write_enable <= 1'b0;
62         rc_sample_write_enable <= 1'b0;
63     end
64     else begin
65         rc_frame_write_enable <= 1'b1;
66         rc_sample_write_enable <= rc_channel_l;
67     end
68 end
69 endtask
70
71 // shift dac data in
72 always@(posedge bclk_o) begin
73     rc_data[~rc_bit_num] <= dac_i;
74 end

```

```

1 // -----
2 // transceiver machine
3 // -----
4
5 always @ (posedge ref_clk_i, negedge reset_n_i) begin
6   if (~reset_n_i) begin
7     // init
8     init_task(
9       `DEFAULT_REF_CLK_DIVIDER,
10      `DEFAULT_REF_CLK_DIVIDER,
11      `DEFAULT_REF_CLK_DIVIDER,
12      `DEFAULT_BYTES_PER_SAMPLE,
13      1'b1,
14      1'b1,
15
16      1'b1,
17      1'b1
18    );
19
20   // state setup
21
22   tr_state      <= `WM8731_STATE_IDLE;
23   rc_state      <= `WM8731_STATE_IDLE;
24
25   reconfiguration_req  <= 1'b0;
26 end
27 else
28 if (ref_clk_i) begin
29
30   // synchronous reconfiguration
31   if (reconfiguration_req && tr_state == `WM8731_STATE_IDLE &&
32     rc_state == `WM8731_STATE_IDLE) begin
33     $display("reconfiguration of transceiver, channels tr:%b, rc:%b",
34           {tr_channel_l_i, tr_channel_r_i}, {rc_channel_l_i, rc_channel_r_i});
35
36   // setup reconfigured values
37   init_task(
38     bclk_divider_i,
39     adclrc_divider_i,
40     daclrc_divider_i,
41     bytes_per_sample_i,
42     tr_channel_l_i,
43     tr_channel_r_i,
44
45     rc_channel_l_i,
46     rc_channel_r_i
47   );
48
49   rc_state      <= `WM8731_STATE_RUNNING;
50   tr_state      <= `WM8731_STATE_RUNNING;
51
52   // reconfiguration done...
53   reconfiguration_req  <= 1'b0;
54 end
55 else
56 begin
57   // was there a job request?
58   if (do_job_i) begin
59     $display("do job request");
60     // set the state
61     if (tr_state == `WM8731_STATE_RUNNING) begin
62       tr_state <= `WM8731_STATE_ON_EVEN_IDLE;
63
64       if (rc_state == `WM8731_STATE_RUNNING) begin
65         rc_state <= `WM8731_STATE_ON_EVEN_IDLE;
66
67       reconfiguration_req <= job_i;
68     end
69
70   // -----
71   // bclk generation
72   if(bclk_divider >= bclk_divider_compare) begin
73     bclk_divider  <= 0;
74     bclk_o        <= ~bclk_o;
75   end else
76     bclk_divider  <= bclk_divider+1'b1;

```

```

1 // -----
2 // bit generation
3 if(bit_trigger_divider >= bit_trigger_divider_compare) begin
4     bit_trigger_divider <= 0;
5
6     // increment rc bit num
7     rc_bit_num <= rc_bit_num+1'b1;
8
9     // increment tr bitnum
10    tr_bit_num <= tr_bit_num+1'b1;
11 end
12 else begin
13     bit_trigger_divider <= bit_trigger_divider+1'b1;
14 end
15
16 // -----
17 // daclr generation
18 if(daclr_clk_div >= daclr_clk_div_compare) begin
19     // channel change
20     daclr_clk_div <= 0;
21     daclr_clk_o <= ~daclr_clk_o;
22
23     tr_bit_num <= 0;
24 end
25 else begin
26     daclr_clk_div <= daclr_clk_div+1'b1;
27 end
28
29 // -----
30 // transfer even byte amount check
31 if (tr_fifo_rdreq) begin
32     if (tr_even_transfer >= even_tranceive_compare) begin
33         tr_even_transfer <= 0;
34     end
35     else begin
36         tr_even_transfer <= tr_even_transfer+1'b1;
37     end
38 end
39
40 // -----
41 // dac byte generation
42 if(daclr_clk_div == daclr_clk_div_compare-1) begin
43     tr_byte_num <= 0;
44     tr_byte_trigger_divider <= 0;
45     tr_new_data_req <= 1'b1;
46
47     // frame start (left channel)
48     if (~daclr_clk_o) begin
49         // state check
50         case (tr_state)
51             `WM8731_STATE_IDLE: begin
52                 tr_frame_read_enable <= 1'b0;
53                 tr_sample_read_enable <= 1'b0;
54                 tr_fifo_rdreq <= 1'b0;
55             end
56             `WM8731_STATE_RUNNING: begin
57                 tr_init_frame_task();
58             end
59             `WM8731_STATE_ON_EVEN_IDLE: begin
60                 if (tr_even_transfer == 0) begin
61                     tr_state <= `WM8731_STATE_IDLE;
62                     tr_frame_read_enable <= 1'b0;
63                     tr_sample_read_enable <= 1'b0;
64                     tr_fifo_rdreq <= 1'b0;
65                 end
66                 else begin
67                     tr_init_frame_task();
68                 end
69             end
70         endcase
71     end
72     // right channel
73     else begin
74         tr_sample_read_enable <= tr_frame_read_enable & tr_channel_r;
75         tr_fifo_rdreq <= tr_frame_read_enable & tr_channel_r;
76     end
77 end

```

```

1  end
2  else
3  begin /*if (tr_frame_read_enable)*/
4      // next byte
5      if(tr_byte_trigger_divider >= byte_trigger_divider_compare) begin
6          tr_byte_trigger_divider     <= 0;
7          tr_byte_num                <= tr_byte_num+1'b1;
8
9          tr_new_data_req            <= 1'b1;
10         tr_fifo_rdreq             <= tr_sample_read_enable &&
11                         (tr_byte_num+1'b1) < bytes_per_sample?
12                         1'b1: 1'b0;
13
14     end
15     else begin
16         tr_byte_trigger_divider   <= tr_byte_trigger_divider+1'b1;
17         if (tr_new_data_req) begin
18             if (tr_fifo_rdreq)
19                 tr_read_data        <= tr_fifo_q;
20             else
21                 tr_read_data        <= 8'd0;
22         end
23
24         tr_fifo_rdreq            <= 1'b0;
25         tr_new_data_req          <= 1'b0;
26     end
27 end
28
29 // -----
30 // adclr generation
31 if(adclr_clk_div >= adclr_clk_div_compare) begin
32     adclr_clk_div    <= 0;
33     adclr_clk_o     <= ~adclr_clk_o;
34
35     rc_bit_num      <= 0;
36 end
37 else begin
38     adclr_clk_div  <= adclr_clk_div+1'b1;
39 end
40
41 // -----
42 // receive even byte amount check
43 if (rc_fifo_wrreq) begin
44     if (rc_even_transfer >= even_tranceive_compare) begin
45         rc_even_transfer <= 0;
46     end
47     else begin
48         rc_even_transfer  <= rc_even_transfer+1'b1;
49     end
50 end
51
52 // -----
53 // receive
54 if(rc_byte_trigger_divider >= byte_trigger_divider_compare) begin
55     rc_byte_trigger_divider <= 0;
56
57     // start of a sample (left or right)
58     if(adclr_clk_div >= adclr_clk_div_compare) begin
59         rc_byte_num           <= 0;
60
61         // frame start (left channel)
62         if (~adclr_clk_o) begin
63             //$display("rc frame start state: %d", rc_state);
64             case (rc_state)
65                 `WM8731_STATE_IDLE: begin
66                     rc_frame_write_enable <= 1'b0;
67                     rc_sample_write_enable <= 1'b0;
68                 end
69                 `WM8731_STATE_RUNNING: begin
70                     rc_init_frame_task();
71                 end
72                 `WM8731_STATE_ON_EVEN_IDLE: begin
73
74                     // if writing will happen
75                     if (rc_even_transfer == 0 || (rc_byte_num < bytes_per_sample &&
76                     rc_sample_write_enable && rc_even_transfer >= even_tranceive_compare)) begin
77                         rc_state              <= `WM8731_STATE_IDLE;
78                         rc_frame_write_enable <= 1'b0;
79                         rc_sample_write_enable <= 1'b0;
80                     end
81                 end
82             endcase
83         end
84     end
85 end

```

```

1          end
2      else begin
3          rc_init_frame_task();
4      end
5      end
6  endcase
7 end
8 else begin
9     rc_sample_write_enable    <= rc_frame_write_enable & rc_channel_r;
10    end
11   end
12 else begin
13     rc_byte_num            <= rc_byte_num+1'b1;
14   end

15 // if at the end of a byte
16 rc_fifo_wrreq           <= rc_byte_num < bytes_per_sample &&
17                         rc_sample_write_enable? 1'b1 : 1'b0;
18 rc_fifo_data            <= rc_data;

19 end
20 else begin
21     rc_byte_trigger_divider <= rc_byte_trigger_divider+1'b1;
22     rc_fifo_wrreq           <= 1'b0;
23 end
24 end
25 end // ref_clk_i
26 end
27
28
29 endmodule

```

Quelltext 13: WM8731 IP-Core Transmitter (wm8731\_transmitter.v)

## H.2.4 Takt-Multiplexer

```

32 /*
33 *
34 * Glitch-free clock multiplexing
35 *
36 * (c) 2008-2011 by Birger Zimmermann
37 *
38 */
39 `timescale 1ns/1ns
40 module gf_mux(
41     input wire [1:0]clk_i,
42     //input wire reset_n_i,
43     input wire select_i,
44     output wire clk_o
45 );
46 reg [1:0]clk_a;
47 reg [1:0]clk_b;
48
49 initial begin
50     clk_a <= 2'b0;
51     clk_b <= 2'b0;
52 end
53
54 always @ (posedge clk_i[0]/*, negedge reset_n_i*/) begin
55 /* if (~reset_n_i)
56     clk_a[0] <= 0;
57 else
58     if (clk_i[0])*/
59     clk_a[0] <= ~select_i & ~clk_b[1];
60 end
61
62 always @ (negedge clk_i[0]/*, negedge reset_n_i*/) begin
63 /*if (~reset_n_i)
64     clk_a[1] <= 0;
65 else
66     if (~clk_i[0])*/
67     clk_a[1] <= clk_a[0];
68 end
69

```

```

1 always @ (posedge clk_i[1]/*, negedge reset_n_i*) begin
2 /* if (~reset_n_i)
3     clk_b[0] <= 0;
4 else
5     if (clk_i[1])*/
6     clk_b[0] <= select_i & ~clk_a[1];
7 end
8
9 always @ (negedge clk_i[1]/*, negedge reset_n_i*) begin
10 /* if (~reset_n_i)
11    clk_b[1] <= 0;
12 else
13    if (~clk_i[1])*/
14    clk_b[1] <= clk_b[0];
15 end
16
17 assign clk_o = clk_i[0]&clk_a[1] | clk_i[1]&clk_b[1];
18
19 endmodule

```

Quelltext 14: Takt-Multiplexer (gf\_mux.v)

## H.2.5 Synchronisations-Logik

```

20 /*
21 * Design entry
22 *
23 * For asynchronous data transfer between clock domains
24 *
25 * (c) 2008-2011 by Birger Zimmermann
26 *
27 * Design principle taken from:
28 * Crews M.; Yuenyongsgool Y.:
29 * Practical design for transferring signals between clock domains, Philips Semiconductors, 2003.
30 */
31 `timescale 1ns/1ns
32 // module definition with io port
33 module ptt_ttp(
34     input wire do_job_i, // do job signal in
35     input wire src_clk_i, // source clock input

36     input wire dest_clk_i, // dest clock input
37     output wire do_job_o // do job signal out
38 );
39 // parameter definition
40 parameter OUTPUT_DELAY = 1;
41 // register definition
42 reg      take_it_tg = 1'b0;
43 reg      b          = 1'b0;
44 reg      c          = 1'b0;
45 reg      d          = 1'b0;
46
47 // logical assignment (toggle to pulse)
48 assign #OUTPUT_DELAY do_job_o = c ^ d;
49
50 // source clock dependent register assignment (pulse to toggle)
51 always @ (posedge src_clk_i) begin
52     take_it_tg <= do_job_i ? ~take_it_tg : take_it_tg;
53 end
54
55 // destination clock dependent register assignment (synchronizer)
56 always @ (posedge dest_clk_i) begin
57     b <= take_it_tg;
58     c <= b;
59     d <= c;
60 end
61
62 endmodule

```

Quelltext 15: Synchronisations-Logik (ptt\_ttp.v)

## H.2.6 Testbench

```

1  /*
2  *
3  * WM8731 Audio-CODEC core, support different sample rates and runtime configuration
4  *
5  * Testbench
6  *
7  * (c) 2008-2011 by Birger Zimmermann
8  *
9  */
10 `timescale 1ns/1ns
11 `include "wm8731Defines.v"
12
13 // -----
14 // modul definition
15 // -----
16 module wm8731_tb();
17 // -----
18 // register and wire definitions
19 // -----
20 reg      dest_clk;
21
22 wire     bclk;
23 wire     daclr_clk;
24 wire     adclr_clk;
25 wire     xclk;
26 wire     dac_o;
27 reg      [7:0] dat;
28 reg      [2-1:0] bytes_per_sample;
29 reg      [12-1:0] bclk_divider=12'd384;
30 reg      [12-1:0] daclrc_divider=12'd384;
31 reg      [12-1:0] adclrc_divider=12'd384;
32 reg      reset_n;
33
34 reg      src_clk;
35 reg      [32-1:0] fifo_data;
36 reg      fifo_wreq;
37 reg      receive_rdreq;
38
39 reg      tr_channel_r;
40 reg      tr_channel_l;
41 reg      rc_channel_r;
42 reg      rc_channel_l;
43
44 wire     fifo_full;
45 wire     [7:0] tr_fifo_wrusedw;
46 wire     [9:0] tr_rdusedw;
47
48 wire     [32-1:0] receive_data;
49 wire     receive_fifo_empty;
50 wire     [7:0] receive_fifo_count;
51 wire     [1:0] tr_state;
52 wire     [1:0] rc_state;
53
54 reg      do_job_strobe;
55 wire     do_job_latch;
56 reg      job;
57
58 reg      [32-1:0]i;
59 reg      [32-1:0] read_data;
60
61 // -----
62 // instance definition
63 // -----
64 // transmitter instance
65 wm8731_transmitter trans(
66   .reset_n_i(reset_n),
67   .ref_clk_i(dest_clk),
68
69   .do_job_i(do_job_latch),
70   .job_i(job),
71   // control
72   .bclk_divider_i(bclk_divider),
73   .daclrc_divider_i(daclrc_divider),
74   .adclrc_divider_i(adclrc_divider),
75   .bytes_per_sample_i(bytes_per_sample),

```

```

1   .tr_channel_l_i(tr_channel_l),
2   .tr_channel_r_i(tr_channel_r),
3   .rc_channel_l_i(rc_channel_l),
4   .rc_channel_r_i(rc_channel_r),
5   // fifo
6   .tr_fifo_wrclk_i(src_clk),           // write clock
7   .tr_fifo_data_i(fifo_data),          // input data 32Bit
8   .tr_fifo_wreq_i(fifo_wreq),          // write request for new data
9   .tr_fifo_wrfull_o(fifo_full),        // full signal
10  .tr_fifo_wrusedw_o(tr_fifo_wrusedw), // fill count
11  .tr_rdusedw_o(tr_rdusedw),
12
13  .rc_fifo_rdclk_i(src_clk),          // read clock
14  .rc_fifo_q_o(receive_data),         // output data 32Bit
15  .rc_fifo_rdreq_i(receive_rdreq),    // read request for new data
16  .rc_fifo_rdempty_o(receive_fifo_empty), // empty signal
17  .rc_fifo_rdusedw_o(receive_fifo_count), // full count
18
19  .rc_state_o(rc_state),
20  .tr_state_o(tr_state),
21
22  // outputs
23  .daclr_clk_o(daclr_clk),
24  .dac_o(dac_o),
25  .bclk_o(bclk),
26  .xclk_o(xclk),
27  .adclr_clk_o(adclr_clk),
28  .dac_i(dac_o)
29 );
30
31 // start strobe generation (synch logic)
32 ptt_ttp start_job(
33   .do_job_i(do_job_strobe),
34   .src_clk_i(src_clk),
35   .dest_clk_i(dest_clk),
36   .do_job_o(do_job_latch)
37 );
38
39 // -----
40 // continous assignments
41 // -----
42 // generate clock
43 always #5 dest_clk = ~dest_clk;
44
45 // generate clock
46 always #2 src_clk = ~src_clk;
47
48 // -----
49 // write fifo task (fill fifo)
50 // -----
51 task write_fifo(input wire [32-1:0] _data);
52 begin
53   @(negedge src_clk);
54   fifo_data = _data;
55   fifo_wreq = 1'b1;
56   @(posedge src_clk);
57   #1 fifo_wreq = 1'b0;
58 end
59 endtask
60
61 // -----
62 // read fifo task (read data from fifo)
63 // -----
64 task read_fifo(output reg [32-1:0] _data);
65 begin
66   @(negedge src_clk);
67   receive_rdreq = 1'b1;
68   @(posedge src_clk);
69   #1 _data = receive_data;
70   #1 receive_rdreq = 1'b0;
71 end
72 endtask

```

```

1 // -----
2 // reconfiguration task
3 // -----
4 task reconfigure_transceiver(
5     input wire [1:0] _tr_channels,
6     input wire [1:0] _rc_channels,
7     input wire [2-1:0] _bytes_per_sample );
8 begin
9     tr_channel_r      = _tr_channels[0];
10    tr_channel_l     = _tr_channels[1];
11    rc_channel_r      = _rc_channels[0];
12    rc_channel_l     = _rc_channels[1];
13    bytes_per_sample  = _bytes_per_sample;
14    job               = 1'b1; // reconfigure
15    @(negedge src_clk);
16    do_job_strobe    = 1'b1;
17    @(negedge src_clk);
18    do_job_strobe    = 1'b0;
19 end
20 endtask
21
22 // -----
23 // fill FIFO task
24 // -----
25 `define MONO 1'b0
26 `define STEREO 1'b1
27
28 task read_samples_from_file(input integer _size, input wire _stereo);
29 integer file, r;
30 reg      [32-1:0] stereo;
31 reg      [16-1:0] mono;
32 begin
33
34     file = $fopen("testdata/music.wav", "rb");
35     if (!file) begin
36         $display("could not open wav file");
37         $finish;
38     end
39
40     // skipping wav header
41     r = $fseek(file, 44, 0);
42
43     // read wav data
44     for (i=0;i < _size; i=i+1) begin
45         if (!_stereo) begin
46             r = $fread(mono, file);
47             stereo[31:16] = mono;
48             r = $fseek(file, 2, 1);
49             r = $fread(mono, file);
50             stereo[15:0] = mono;
51         end
52         else
53             r = $fread(stereo, file);
54
55         wait(!fifo_full);
56
57         write_fifo(stereo); // write data in fifo
58     end
59
60     $fclose(file);
61 end
62 endtask

```

```

1 // -----
2 // Testprogram
3 // -----
4 initial begin
5   // init clocks
6   dest_clk      = 1'b0;
7   src_clk       = 1'b0;
8   // init job strobe
9   do_job_strobe = 1'b0;

10  // reset the transceiver
11  reset_n = 1'b1;
12  #5
13  reset_n = 1'b0;
14  #5
15  reset_n = 1'b1;

16  #1000

17  // reconfigure, only left channels, 16-Bit (2 Bytes)
18  reconfigure_transceiver(2,2,2);

19  // fill fifo with test data
20  read_samples_from_file(1*`PACKET_SIZE, `MONO);

21  // wait for fifo empty
22  wait (tr_fifo_wrusedw == 0);

23  // reconfigure, only right channel, 24-Bit (3 Bytes)
24  reconfigure_transceiver(1,1,3);

25  // fill fifo with test data
26  read_samples_from_file(1*`PACKET_SIZE, `MONO);

27  // wait for fifo empty
28  wait (tr_fifo_wrusedw == 0);
29  // reconfigure, both channels, 16-Bit (2 Bytes)
30  reconfigure_transceiver(3,3,2);

31  // fill fifo with test data
32  read_samples_from_file(1*`PACKET_SIZE, `STEREO);

33  // wait for fifo empty
34  wait (tr_fifo_wrusedw == 0);
35

36 /* #36000
37   read_fifo(read_data);
38   $display("read:%x", read_data);
39   #50
40   read_fifo(read_data);
41   $display("read:%x", read_data);
42   #50
43   read_fifo(read_data);
44   $display("read:%x", read_data); */
45  /*#1500000*/ $stop;
46  $finish;
47 end
48
49 endmodule

```

Quelltext 16: WM8731 IP-Core Testbench (wm8731\_tb.v)

## H.3 64-Bit-ALU Verilog-Quelltexte

### H.3.1 Definitionsdatei

```

60 /*
61 *

```

```

1  * 64-Bit-ALU
2  *
3  * Defines
4  *
5  * (c) 2008-2011 by Birger Zimmermann
6  *
7  */
8 // opcodes used in top module
9 `define OP_LOAD      4'b000?
10 `define OP_MULT      4'b001?
11 `define OP_MULT_ADD  4'b010?
12 `define OP_MULT_ADD_Q 4'b011?
13 `define OP_GET       4'b100?
14
15 `define OP_ABS       4'b1010
16 `define OP_CLZ       4'b1011
17 `define OP_CLIP_16   4'b1100
18 `define OP_LOAD_BOTH 4'b1101
19 `define OP_STORE     4'b1110
20
21 `define ACCU_NUM_BIT 0
22
23 // opcodes used in test bench
24 // accu a
25 `define OP_A_LOAD    4'b0000
26 `define OP_A_MULT    4'b0010
27 `define OP_A_MULT_ADD 4'b0100
28 `define OP_A_MULT_ADD_Q 4'b0110
29 `define OP_A_GET     4'b1000
30
31 // accu b
32 `define OP_B_LOAD    4'b0001
33 `define OP_B_MULT    4'b0011
34 `define OP_B_MULT_ADD 4'b0101
35 `define OP_B_MULT_ADD_Q 4'b0111
36 `define OP_B_GET     4'b1001
37
38 // cycle size, names
39 `define CYCLE_BITS   3
40
41 `define CYCLE_PROCESS 3'd2
42 `define CYCLE_PRE_FETCH 3'd1
43 `define CYCLE_FETCH   3'd0

```

Quelltext 17: 64-Bit-ALU Definitionsdatei (mult64Defines.v)

### H.3.2 Top-Modul

```

44 /*
45 *
46 * 64-Bit-ALU
47 *
48 * Top-Module
49 *
50 * (c) 2008-2011 by Birger Zimmermann
51 *
52 */
53 // synopsys translate_off
54 `timescale 1ns/1ns
55 // synopsys translate_on
56 `include "mult64Defines.v"
57 // -----
58 // modul and port definition
59 // -----
60 module mult64_top(
61   input wire clk_i,           // CPU's master-input clk <required for multi-cycle>
62   input wire reset_i,         // CPU's master asynchronous reset <required for multi-cycle>
63   input wire clk_en_i,        // Clock-qualifier <required for multi-cycle>
64   input wire start_i,         // True when this instr. issues <required for multi-cycle>
65   output reg done_o,          // True when instr. completes <required for variable multi-cycle>
66   input wire [31:0]dataa_i,   // operand A <always required>
67   input wire [31:0]datab_i,   // operand B <optional>
68   input wire [3:0] n_i,        // N-field selector <required for extended>
69

```

```

1      output wire [31:0] result_o // result <always required>
2  );
3
4 // -----
5 // parameter definitions, do not modify until you know what you are doing
6 //
7 parameter MULT_CYCLES           = 2; // Cycles need for multiplication
8 parameter MAX_SHIFT_DISTANCE_BITS_PER_CYCLE = 3; // Maximum number of bit shift per cycle
9 specparam DONE_DELAY            = 1; // Logic delay for rising or releasing signals
10 (ns)
11 specparam MAX_SHIFT_DISTANCE_BITS      = 5; // 5bit= max 2^5-1 steps + whole word (32) bit
12 shift
13 specparam MAX_SHIFT_PER_CYCLE        = (1<<MAX_SHIFT_DISTANCE_BITS_PER_CYCLE)-1;
14
15 // -----
16 // register and wire definitions
17 //
18 // internal registers
19 reg      [63:0] c0;
20 reg      [63:0] c1;
21 reg      [31:0] shift_register_hi;
22 reg      [MAX_SHIFT_DISTANCE_BITS-1:0] desired_shift;
23 reg      [31:0] result_reg;
24 // control register
25 reg      done;
26 reg      [`CYCLE_BITS-1:0] cycleNum;
27 reg      mult_clk_enable;
28 reg      [5:0]zCnt;
29 reg      [5:0]bitPos;
30
31 // internal signals
32 wire     [63:0] mult_result;
33 wire     [63:0] shift_data_out;
34 wire     [MAX_SHIFT_DISTANCE_BITS-1+1:0] desired_shift_strobe;
35 wire     [MAX_SHIFT_DISTANCE_BITS_PER_CYCLE-1:0] shift_distance;
36 wire     [3:0]opcode;
37 wire     accu_num;
38 wire     coef_op;
39 wire     [63:0]sum;
40 //wire    [63:0]sum1;
41 wire     [63:0]selected_accu;
42 wire     mult_clk_enable_strobe;
43 wire     coef_wren;
44 wire     coef_rden;
45 wire     [31:0]coef_q;
46
47 // instance definitions
48 //
49 coef_ram coef_ram_inst(
50   .address(dataa_i[8:0]),// data address operand 1
51   .clken(clk_en_i),
52   .clock(clk_i),
53   .data(datab_i),// data in operand 2
54   .rden(coef_rden),
55   .wren(coef_wren),
56   .q(coef_q)
57 );
58
59 lpm_mult lpm_mult_component (
60   .dataa(coef_op?coef_q:dataa_i),
61   .datab(datab_i),
62   .clken(mult_clk_enable_strobe),
63   .aclr(reset_i),
64   .clock(clk_i),
65   .result(mult_result),
66   .sum(1'b0)
67 );
68 defparam
69   lpm_mult_component.lpm_hint = "MAXIMIZE_SPEED=5",
70   lpm_mult_component.lpm_pipeline = MULT_CYCLES,
71   lpm_mult_component.lpm_representation = "SIGNED",
72   lpm_mult_component.lpm_type = "LPM_MULT",
73   lpm_mult_component.lpm_widtha = 32,
74   lpm_mult_component.lpm_widthb = 32,
75   lpm_mult_component.lpm_widthp = 64,
76
77 lpm_clshift lpm_clshift_component (
78   .distance (shift_distance),

```

```

1      .direction (1'b1),
2      .data ( {shift_register_hi, result_reg} ),
3      .result (shift_data_out)
4      // synopsys translate_off
5      ,
6      .overflow (),
7      .underflow ()
8      // synopsys translate_on
9      );
10
11 defparam
12 lpm_clshift_component.lpm_shifttype = "ARITHMETIC",
13 lpm_clshift_component.lpm_type = "LPM_CLSHIFT",
14 lpm_clshift_component.lpm_width = 64,
15 lpm_clshift_component.lpm_widthdist = MAX_SHIFT_DISTANCE_BITS_PER_CYCLE;
16
17 // -----
18 // continous assignments
19 //
20 assign      desired_shift_strobe    = dataaa_i[MAX_SHIFT_DISTANCE_BITS-1+1:0];
21 assign      shift_distance        = desired_shift > MAX_SHIFT_PER_CYCLE ? MAX_SHIFT_PER_CYCLE :
22 desired_shift;
23
24 assign      mult_clk_enable_strobe = (mult_clk_enable || start_i) ? clk_en_i : 1'b0;
25
26 //assign      sum0          = c0+mult_result;
27 assign      sum           = selected_accu+mult_result;
28 //assign      sum1          = c1+mult_result;
29 assign      selected_accu   = ~accu_num?c0:c1;
30 assign      accu_num       = n_i[`ACCU_NUM_BIT];
31 assign      opcode         = n_i[3:0];
32 assign      coef_op        = (opcode == `OP_A_MULT_ADD_Q || opcode == `OP_B_MULT_ADD_Q);
33
34 assign      coef_wren      = opcode == `OP_STORE ? start_i:1'b0;
35 assign      coef_rden      = coef_op ? start_i:1'b0;
36
37 assign      result_o       =
38   ((opcode == `OP_A_MULT) || (opcode == `OP_B_MULT)) ?
39     mult_result[63:32] :
40   (
41     ((opcode == `OP_A_MULT_ADD) || (opcode == `OP_B_MULT_ADD)) ? sum[63:32]:result_reg
42   );
43
44 // -----
45 // init operation task
46 //
47 task init_operation_task(); begin
48   // which opcode
49   casex (opcode)
50   //-----
51   `OP_LOAD: begin
52     if (~accu_num) begin
53       c0          <= {dataaa_i, datab_i};
54     end
55     else begin
56       c1          <= {dataaa_i, datab_i};
57     end
58
59     cycleNum    <= `CYCLE_FETCH;//1;
60     done        <= 1'b1;
61     done_o      <= #DONE_DELAY 1'b1;
62   end
63   //-----
64   `OP_LOAD_BOTH: begin
65     c0          <= {dataaa_i, datab_i};
66     c1          <= {dataaa_i, datab_i};
67
68     cycleNum    <= `CYCLE_FETCH;//1;
69     done        <= 1'b1;
70     done_o      <= #DONE_DELAY 1'b1;
71   end
72   //-----
73   `OP_MULT: begin
74     // start cycle
75     cycleNum    <= MULT_CYCLES-1;
76     mult_clk_enable <= 1'b1;
77     done        <= 1'b0;
78   end

```

```

1 //-----
2 `OP_MULT_ADD: begin
3     // start cycle
4     cycleNum      <= MULT_CYCLES-1;
5     mult_clk_enable  <= 1'b1;
6     done          <= 1'b0;
7 end
8 `OP_MULT_ADD_Q: begin
9     // start cycle
10    cycleNum      <= MULT_CYCLES;
11    mult_clk_enable  <= 1'b1;
12    done          <= 1'b0;
13 end
14 //-----
15 `OP_GET: begin
16
17     // shift < 32
18     if (~desired_shift_strobe[5]) begin
19         {shift_register_hi, result_reg} <= selected_accu;
20     end
21     else begin
22         // hi 32 bits of accu 0
23         result_reg      <= selected_accu[63:32];
24         // load hi shift register
25         shift_register_hi  <= selected_accu[63] ? -1:0;
26     end
27
28     desired_shift      <= desired_shift_strobe[MAX_SHIFT_DISTANCE_BITS-1:0];
29
30     // depends on dataaa_i (shift), no shift?
31     if (desired_shift_strobe[MAX_SHIFT_DISTANCE_BITS-1:0] == 0) begin
32         // goto fetch cycle
33         cycleNum      <= `CYCLE_FETCH;
34         done          <= 1'b1;
35         done_o        <= #DONE_DELAY 1'b1;
36     end
37     else
38         if (desired_shift_strobe[MAX_SHIFT_DISTANCE_BITS-1:0] <= MAX_SHIFT_PER_CYCLE) begin
39             // goto prefetch cycle
40             cycleNum      <= `CYCLE_PRE_FETCH;
41             done          <= 1'b0;
42         end
43         else begin
44             // need intermediate cycles
45             cycleNum      <= `CYCLE_PROCESS;
46             done          <= 1'b0;
47         end
48     end
49 //-----
50 `OP_STORE: begin
51     cycleNum      <= `CYCLE_FETCH;
52     done          <= 1'b1;
53     done_o        <= #DONE_DELAY 1'b1;
54 end
55 //-----
56 `OP_ABS: begin
57     // is signed?
58     if (dataaa_i[31])
59         result_reg  <= -dataaa_i;
60     else
61         result_reg  <= dataaa_i;
62
63     cycleNum      <= `CYCLE_FETCH;
64     done          <= 1'b1;
65     done_o        <= #DONE_DELAY 1'b1;
66 end
67 //-----
68 `OP_CLIP_16: begin
69
70     if (dataaa_i[31]) begin
71         // negative
72         if (dataaa_i < -32768) begin
73             result_reg  <= -32768;
74         end
75         else begin
76             result_reg  <= dataaa_i;
77         end
78     end
79 
```

```

1      end
2      else begin
3          // positive
4          if (dataa_i >= 32768) begin
5              result_reg <= 32767;
6          end
7          else begin
8              result_reg <= dataa_i;
9          end
10     end

11    cycleNum      <= `CYCLE_FETCH;
12    done         <= 1'b1;
13    done_o       <= #DONE_DELAY 1'b1;
14 end
15 //-----
16 `OP_CLZ: begin
17     $display("%b", dataa_i);

18     bitPos        <= 15;

19     casex (dataa_i[31:30])
20         2'b00: begin
21             zCnt        <= 2;
22             cycleNum    <= `CYCLE_PROCESS;
23             done        <= 1'b0;
24             result_reg  <= {dataa_i[29:0], 2'b0};
25         end
26         2'b01: begin
27             zCnt        <= 1;
28             cycleNum    <= `CYCLE_PROCESS;
29             done        <= 1'b0;
30             result_reg  <= {dataa_i[29:0], 2'b0};
31         end
32         2'b1?: begin
33             //zCnt        <= 0;
34             cycleNum    <= `CYCLE_FETCH;
35             done        <= 1'b1;
36             done_o       <= #DONE_DELAY 1'b1;
37             result_reg  <= 0;
38         end
39     end
40     /* 2'b11: begin
41         zCnt        <= 0;
42         cycleNum    <= 1;
43         done        <= 1'b1;
44         done_o       <= #DONE_DELAY 1'b1;
45         result_reg  <= 0;
46     end*/
47     endcase
48 end
49 endcase
50
51 end
52 endtask
53 // -----
54 // clock dependent assignments
55 // -----
56 always@(posedge clk_i, posedge reset_i) begin
57     if (reset_i) begin
58         // idle cycle
59         cycleNum      <= 0;
60         mult_clk_enable <= 1'b0;
61         done         <= 1'b1;
62         done_o       <= 1'b0;
63         c0           <= 0;
64         c1           <= 0;
65         result_reg   <= 0;
66     end
67     else begin
68         if (clk_en_i) begin
69             if (start_i) begin
70                 init_operation_task();
71             end
72             else
73                 case (cycleNum)
74                     `CYCLE_PROCESS: begin
75                         casex (opcode)
76                         //-----

```

```

1      `OP_GET: begin
2          // shift operation
3          shift_register_hi      <= shift_data_out[63:32];
4          result_reg             <= shift_data_out[31:0];
5
6          desired_shift           <= desired_shift-shift_distance;
7
8          if (desired_shift-shift_distance <= MAX_SHIFT_PER_CYCLE) begin
9              cycleNum               <= 1;
10             end
11         end
12     //-----
13     `OP_CLZ: begin
14         //if (bitPos >= 1) begin
15             $display("%b", result_reg);
16             casex (result_reg[31:30])
17                 2'b00: begin
18
19                     if (bitPos == 1) begin
20                         cycleNum           <= `CYCLE_FETCH;
21                         done_o            <= #DONE_DELAY 1'b1;
22                         done              <= 1'b1;
23                         result_reg        <= zCnt+2;
24                     end
25                     else begin
26                         zCnt                <= zCnt+2'd2;
27                         cycleNum           <= `CYCLE_PROCESS;
28                         result_reg        <= {result_reg[29:0], 2'b0};
29                     end
30                 end
31                 2'b01: begin
32                     //zCnt           <= zCnt+1;
33                     result_reg        <= zCnt+1;
34                     done_o            <= #DONE_DELAY 1'b1;
35                     done              <= 1'b1;
36                     cycleNum           <= `CYCLE_FETCH;
37                 end
38                 2'b1?: begin
39                     result_reg        <= zCnt;
40                     done_o            <= #DONE_DELAY 1'b1;
41                     done              <= 1'b1;
42                     cycleNum           <= `CYCLE_FETCH;
43                 end
44             /*2'b11: begin
45                 result_reg        <= zCnt;
46                 done_o            <= #DONE_DELAY 1'b1;
47                 done              <= 1'b1;
48                 cycleNum           <= 1;
49             end*/
50             endcase
51
52             bitPos           <= bitPos-1'b1;
53         //end
54     end
55     //-----
56     default: begin
57         // decrease cycle
58         cycleNum           <= cycleNum-1'b1;
59     end
60     endcase
61 end
62 //-----
63 `CYCLE_PRE_FETCH: begin
64     // pre fetch cycle
65     if (~done) begin
66         // assert done
67         //done              <= 1'b1;
68     casex (opcode)
69         //-----
70         `OP_MULT: begin
71             mult_clk_enable   <= 1'b0;
72         end
73         //-----
74         `OP_MULT_ADD: begin
75             mult_clk_enable   <= 1'b0;
76         end
77         `OP_MULT_ADD_Q: begin
78             mult_clk_enable   <= 1'b0;
79         end
80     end
81 end

```

```

1      end
2 //-----
3 //`OP_CLZ: begin
4 //  result_reg     <= zCnt;
5 //end
6 //-----
7 `OP_GET: begin
8 //  shift operation
9   result_reg     <= shift_data_out[31:0];
10
11      end
12      endcase
13      done_o          <= #DONE_DELAY 1'b1;
14    end
15  else begin
16    done_o          <= #DONE_DELAY 1'b0;
17  end
18
19      cycleNum <= `CYCLE_FETCH;
20  end
21 //-----
22 `CYCLE_FETCH: begin
23 //  fetch cycle
24 if (~done) begin
25   casex (opcode)
26 //-----
27   `OP_MULT: begin
28     if (~accu_num) begin
29       c0      <= mult_result;
30     end
31     else begin
32       c1      <= mult_result;
33     end
34   end
35   //-----
36   `OP_MULT_ADD: begin
37     if (~accu_num) begin
38       // 64 bit add
39       c0      <= sum;
40     end
41     else begin
42       // 64 bit add
43       c1      <= sum;
44     end
45   end
46   //-----
47   `OP_MULT_ADD_Q: begin
48     if (~accu_num) begin
49       // 64 bit add
50       c0      <= sum;
51     end
52     else begin
53       // 64 bit add
54       c1      <= sum;
55     end
56   end
57   endcase
58
59      // assert done
60      done           <= 1'b1;
61    end
62
63      done_o          <= #DONE_DELAY 1'b0;
64  end
65 //-----
66 default: begin
67   // decrease cycle
68   cycleNum        <= cycleNum-1'b1;
69 end
70 end
71 end
72 endmodule

```

Quelltext 18: 64-Bit-ALU Top-Modul (mult64\_top.v)

### H.3.3 Testbench

```

1  /*
2  *
3  * 64-Bit-ALU
4  *
5  * Testbench
6  *
7  * (c) 2008-2011 by Birger Zimmermann
8  *
9  */
10 // synopsys translate_off
11 `timescale 1ns/1ns
12 // synopsys translate_on
13 `include "mult64Defines.v"
14 // -----
15 // modul definition
16 // -----
17 module mult64_tb();
18 // -----
19 // register and wire definitions
20 // -----
21 reg      clk;
22 reg      reset;
23 reg      clk_enable;
24 reg      start;
25 reg      [31:0]dataaa;
26 reg      [31:0] datab;
27 reg      [3:0]  n;
28 wire     [31:0]result;
29 reg      [63:0] bigresult;
30 integer  res;
31 wire     done;
32 integer  i;
33 reg      [31:0]value;
34 // -----
35 // instance definition
36 // -----
37 mult64_top the_mult(
38   .clk_i(clk),
39   .reset_i(reset),
40   .clk_en_i(clk_enable),
41   .start_i(start),
42   .done_o(done),          // True when instr. completes <required for variable multi-cycle>
43   .dataaa_i(dataaa),      // operand A <always required>
44   .datab_i(datab),        // operand B <optional>
45   .n_i(n),                // N-field selector <required for extended>
46   .result_o(result)       // result <always required>
47 );
48 // -----
49 // Clock generation
50 // -----
51 always #10 clk = ~clk;
52 // -----
53 // Subroutines
54 // -----
55 task do_command_task(
56   input wire [3:0] _cmd,
57   input integer _a,
58   input integer _b);
59 begin
60   $display("execute cmd: %d, a:%d, b:%d", _cmd, _a, _b);
61   n    = _cmd;
62   dataaa = _a;
63   datab = _b;

64   start = 1'b1;
65   @(posedge clk);
66   #1
67   start = 1'b0;
68   wait(done);

```

```

1      @(posedge clk);
2      wait(~done);
3      res = result;
4  end
5 endtask
6
7 task LOAD_A(input wire [63:0] _in); begin
8     do_command_task(`OP_A_LOAD, _in[63:32], _in[31:0]);
9 end
10 endtask
11
12 task LOAD_B(input wire [63:0] _in); begin
13     do_command_task(`OP_B_LOAD, _in[63:32], _in[31:0]);
14 end
15 endtask
16
17 task MULT_A_ADD(input integer _a, input integer _b); begin
18     do_command_task(`OP_A_MULT_ADD, _a, _b);
19 end
20 endtask
21
22 task MULT_B_ADD(input integer _a, input integer _b); begin
23     do_command_task(`OP_B_MULT_ADD, _a, _b);
24 end
25 endtask
26
27 task MULT_A_ADD_Q(input integer _a, input integer _b); begin
28     do_command_task(`OP_A_MULT_ADD_Q, _a, _b);
29 end
30 endtask
31
32 task MULT_B_ADD_Q(input integer _a, input integer _b); begin
33     do_command_task(`OP_B_MULT_ADD_Q, _a, _b);
34 end
35 endtask
36
37 task GET_A(input integer _a); begin
38     do_command_task(`OP_A_GET, _a, 0);
39 end
40 endtask
41
42 task GET_B(input integer _a); begin
43     do_command_task(`OP_B_GET, _a, 0);
44 end
45 endtask
46
47 task STORE(input integer _a, input integer _b); begin
48     do_command_task(`OP_STORE, _a, _b);
49 end
50 endtask
51
52 task ABS(input integer _a); begin
53     do_command_task(`OP_ABS, _a, 0);
54 end
55 endtask
56
57 task CLIP_16(input integer _a); begin
58     do_command_task(`OP_CLIP_16, _a, 0);
59 end
60 endtask
61
62 task CLZ(input integer _a); begin
63     do_command_task(`OP_CLZ, _a, 0);
64 end
65 endtask
66 task assert_equal(input _a); begin
67     if (~_a) begin
68         $display("assertion failed");
69         $stop;
70     end
71 end
72 endtask
73 // -----
74 // main test program
75 // -----
76 initial begin
77     clk = 1'b0;
78     start = 1'b0;

```

```

1  reset = 1'b1;
2  #1
3  reset = 1'b0;
4  #1
5  clk_enable = 1'b1;
6  $display("-----");
7  STORE(0, 2);
8  STORE(1, 3);
9  STORE(2, 4);

10 LOAD_A(0);
11 MULT_A_ADD_Q(0, 300);
12 MULT_A_ADD_Q(1, 200);
13 bigresult[63:32] = result;
14 GET_A(0);
15 bigresult[31:0] = result;
16 $display("result: %d =1200 (300*q[0]+200*q[1], q[0]=2, q[1]=3)", bigresult);
17 assert_equal(1200 == bigresult);

18 MULT_A_ADD_Q(2, 250);
19 GET_A(0);
20 bigresult[31:0] = result;
21 $display("result: %d =2200(300*q[0]+200*q[1]+250*q[2], q[0]=2, q[1]=3, q[2]=4)", bigresult);
22 assert_equal(2200 == bigresult);

23 $display("-----");
24 do_command_task(`OP_A_MULT, 1073741824, 1610612736);
25 $display("accu a mult result hi: %d", result);
26 bigresult[63:32] = result;
27 GET_A(0);
28 bigresult[31:0] = result;
29 $display("accu a mult result: %d =1729382256910270464 (1073741824*1610612736)", bigresult);
30 assert_equal(64'd1729382256910270464 == bigresult);

31 $display("-----");
32 MULT_A_ADD(100, 300);
33 $display("accu a mult add result hi: %d", result);
34 bigresult[63:32] = result;
35 GET_A(0);
36 bigresult[31:0] = result;
37 $display("accu a mult add result: %d =1729382256910300464 (1729382256910270464+100*300)", bigresult);
38 assert_equal(64'd1729382256910300464 == bigresult);

39 $display("-----");
40 do_command_task(`OP_A_MULT, 100, 300);
41 GET_A(1);
42 $display("accu a shifted result: %d =15000 (100*300/2^1)", result);
43 assert_equal(15000 == result);

44 do_command_task(`OP_A_MULT, 1073741824, -1610612736);
45 GET_A(48);
46 $display("accu a shifted result: %d =-6144 (1073741824*1610612736/2^48)", res);
47 assert_equal(-6144 == res);

48 $display("-----");
49 do_command_task(`OP_B_MULT, 100, 300);
50 GET_B(2);
51 $display("accu b shifted result: %d =7500 (100*300/2^2)", result);
52 assert_equal(7500 == result);

53 $display("-----");
54 MULT_B_ADD(200, 150);
55 $display("accu b mult add result hi: %d", result);
56 bigresult[63:32] = result;
57 GET_B(1);
58 bigresult[31:0] = result;
59 $display("accu b mult add result: %d =30000 (100*300+200*150)/2^1", bigresult);
60 assert_equal(30000 == bigresult);

61 $display("-----");
62 /*do_command_task(`OP_B_LOAD, -1, -1000000);

63 for (i=0; i < 8; i=i+1) begin
64   do_command_task(`OP_B_MULT_ADD, 100, 1000);
65 end
66 do_command_task(`OP_B_GET, 16, 0);
```

```

1 $display("b mult add result %d= (%d)", res, (-1000000+8*100*1000)>>16);
2 */

3 LOAD_B(33554432);
4 LOAD_A(33554432);
5 MULT_A_ADD(2, 0);
6 MULT_A_ADD(0, -116);
7 MULT_B_ADD(0, 0);
8 MULT_B_ADD(0, -116);
9 MULT_A_ADD(0, 852);
10 MULT_A_ADD(0, -1836);
11 MULT_B_ADD(0, 852);
12 MULT_B_ADD(0, -1836);
13 MULT_A_ADD(0, 8148);
14 MULT_A_ADD(0, -20612);
15 MULT_B_ADD(0, 8148);
16 MULT_B_ADD(0, -20612);
17 MULT_A_ADD(0, 26296);
18 MULT_A_ADD(0, -149956);
19 MULT_B_ADD(0, 26296);
20 MULT_B_ADD(0, -149956);
21 MULT_A_ADD(0, 300152);
22 MULT_A_ADD(0, 149956);
23 MULT_B_ADD(0, 300152);
24 MULT_B_ADD(0, 149956);
25 MULT_A_ADD(0, 26296);
26 MULT_A_ADD(0, 20612);
27 MULT_B_ADD(0, 26296);
28 MULT_B_ADD(0, 20612);
29 MULT_A_ADD(0, 8148);
30 MULT_A_ADD(0, 1836);
31 MULT_B_ADD(0, 8148);
32 MULT_B_ADD(0, 1836);
33 MULT_A_ADD(0, 852);
34 MULT_A_ADD(-4, 116);
35 MULT_B_ADD(0, 852);
36 MULT_B_ADD(0, 116);

37 GET_A(20); //=31
38 $display("a res:%d=31", res);
39 assert_equal(31 == res);
40 GET_B(20); //=32
41 $display("b res:%d=32", res);
42 assert_equal(32 == res);

43 $display("-----");
44 ABS(-10);
45 $display("abs result %d=10", result);
46 assert_equal(10 == res);

47 ABS(100);
48 $display("abs result %d=100", result);
49 assert_equal(100 == res);

50 // test clip
51 $display("-----");
52 CLIP_16(-10);
53 $display("clip result %d=>%b", res, result);
54 assert_equal(-10 == res);

55 CLIP_16(-32768);
56 $display("clipresult %d=>%b", res, result);
57 assert_equal(-32768 == res);

58 CLIP_16(-32768*2);
59 $display("clipresult %d=>%b", res, result);
60 assert_equal(-32768 == res);

61 CLIP_16(32768);
62 $display("clipresult %d=>%b", res, result);
63 assert_equal(32767 == res);

64 // test clz
65 $display("-----");

66 value = 32'b1111_1111_1111_1111_1111_1111_1111;
67 for (i=0; i <= 32; i=i+1) begin

```

```
1      CLZ(value);
2      $display("clz result: %d=%d", result, i);
3      assert_equal(i == res);
4      value = value>>1;
5  end
6
7  #1000 $stop;
8  $finish;
9 end
10
11 endmodule
```

Quelltext 19: 64-Bit-ALU Testbench (mult64\_tb.v)

## H.4 Diverse Verilog-Quelltexte

### H.4.1 Opencore PS/2 Wishbone-zu-Avalon-Wrapper

```

1  /*
2  *
3  * Wrapper for Opencores PS/2-Core from Wishbone to Avalon
4  *
5  * (c) 2008-2011 by Birger Zimmermann
6  *
7  */
8 module oc_ps2_master(
9     input    wire  clk_i,
10    input    wire  reset_i,
11    input    wire  [0:0]address_i,
12    input    wire  [7:0]writedata_i,
13    output   wire  [7:0]readdata_o,
14    input    wire  write_i,
15    input    wire  chipselect_i,
16    output   wire  irq_o,
17    output   wire  waitrequest_n_o,
18    inout   wire  ps2_clk_o,
19    inout   wire  ps2_dat_io
20 );
21 // registers
22 // 0 is data register
23 // 1 is status register (read)
24 // 1 is control register (write)
25
26 // control register bits
27 // 0 = clear input buffer if bit is 0 ?
28 // 3 = error clear if bit is 0 ?
29 // 6 = irq rx enable
30 // 7 = irq tx enable
31
32 // status register bits
33 // 0 = busy
34 // 1 = input buffer full
35 // 2 = output buffer full
36 // 3 = parity or frame error
37 // 4,5 = reserved
38 // 6 = irq rx enable
39 // 7 = irq tx enable
40
41 ps2_wb the_ps2_wb(
42 .wb_clk_i(clk_i),
43 .wb_rst_i(reset_i),
44 .wb_dat_i(writedata_i),
45 .wb_dat_o(readdata_o),
46 .wb_adr_i(address_i),
47 .wb_stb_i(chipselect_i),
48 .wb_we_i(write_i),
49 .wb_ack_o(waitrequest_n_o),
50 .irq_o(irq_o),
51 .ps2_clk(ps2_clk_o),
52 .ps2_dat(ps2_dat_io)
53 );
54
55 endmodule

```

Quelltext 20: Opencore PS/2 Wishbone-zu-Avalon-Wrapper (oc\_ps2\_master.v)

### H.4.2 Opencore SPI Wishbone-zu-Avalon-Wrapper

```

56 /*
57 *
58 * Opencore SPI IP-Core Wishbone to Avalon Wrapper

```

```

1  /*
2  * (c) 2008-2011 by Birger Zimmermann
3  */
4 */
5 `include "spi_defines.v"
6
7 module spi_master(
8     input    clk,
9     input    reset,
10    input [4:0]address,
11    input [31:0]writedata,
12    output   [31:0]readdata,
13    input    write,
14    input    chipselect,
15    output   irq,
16    output   waitrequest_n,
17    input [3:0]byteenable,
18    output   [7:0]spi_ss,
19    output   spi_sclk,
20    output   spi_mosi,
21    input    spi_miso
22 );
23
24 /*parameter SPI_SLAVE_SELECT_LINES 8
25
26 localparam SPI_SS_NB = `SPI_SS_NB-1;
27 */
28 */
29 wire wb_err_o;
30
31 spi_top the_spi_top(
32
33     .wb_clk_i(clk),
34     .wb_rst_i(reset),
35     .wb_addr_i(address),
36     .wb_dat_i(writedata),
37     .wb_dat_o(readdata),
38     .wb_we_i(write),
39     .wb_stb_i(chipselect),
40     .wb_cyc_i(chipselect),
41     .wb_ack_o(waitrequest_n),
42     .wb_int_o(irq),
43     .wb_sel_i(byteenable),
44     .wb_err_o(wb_err_o),
45
46     // SPI signals
47     .ss_pad_o(spi_ss),
48     .sclk_pad_o(spi_sclk),
49     .mosi_pad_o(spi_mosi),
50     .miso_pad_i(spi_miso)
51 );
52
53 endmodule

```

Quelltext 21: Opencore SPI Wishbone-zu-Avalon-Wrapper (oc\_spi\_master\_top.v)

#### H.4.3 Opencore I2C-Master Wishbone-zu-Avalon-Wrapper

```

55 module i2c_master(
56     input wire clk,
57     input wire reset_n,
58     input wire [2:0] address,
59     input wire [7:0] writedata,
60     output   wire [7:0] readdata,
61     input wire write,
62     input wire chipselect,
63     output   wire irq,
64     output   wire waitrequest_n,
65     inout wire i2c_scl,
66     inout wire i2c_sda
67 );
68
69 // parameters

```

```

1 parameter DRIVE_SCLK = 0; // logic value if master (me) not drive the pin up/down
2
3 wire scl_pad_o;
4 wire scl_padoen_o;
5 wire scl_pad_i;
6
7 wire sda_pad_o;
8 wire sda_padoen_o;
9 wire sda_pad_i;
10
11 // wrapp signals
12 assign i2c_sda = sda_padoen_o ? 1'bZ : sda_pad_o;
13 assign i2c_scl = scl_padoen_o ? (DRIVE_SCLK?1'b1:1'bZ) : scl_pad_o; // Tristate or Dirve Logic
14 assign sda_pad_i = i2c_sda;
15 assign scl_pad_i = i2c_scl;
16
17 // create i2c master top instance
18 i2c_master_top the_i2c_master_top(
19     .wb_clk_i(clk),
20     .wb_rst_i(1'b0),
21     .arst_i(reset_n),
22     .wb_adr_i(address),
23     .wb_dat_i(writedata),
24     .wb_dat_o(readdata),
25     .wb_we_i(write),
26     .wb_stb_i(chipselect),
27     .wb_cyc_i(chipselect),
28     .wb_ack_o(waitrequest_n),
29     .wb_inta_o(irq),
30     .scl_pad_i(scl_pad_i),
31     .scl_pad_o(scl_pad_o),
32     .scl_padoen_o(scl_padoen_o),
33     .sda_pad_i(sda_pad_i),
34     .sda_pad_o(sda_pad_o),
35     .sda_padoen_o(sda_padoen_o)
36 );
37 endmodule

```

Quelltext 22: Opencore I2C Wishbone-zu-Avalon-Wrapper (i2c\_master.v)

#### H.4.4 16-24-Bit Pixel-Converter

```

39 /*
40 *
41 * 16-32-Bit Pixel-Converter IP-Core
42 *
43 * For converting (expanding) 16-Bit Hi-Color to 24-Bit True-Color
44 *
45 * (c) 2008-2011 by Birger Zimmermann
46 *
47 */
48 `timescale 1ns/1ns
49 module lcd_16bit_top(
50     // global signals
51     input clk,
52     input reset_n,
53
54     // Avalon-ST Sink
55     output ready_out,
56     input valid_in,
57     input [15:0] data_in,
58     input sop_in,
59     input eop_in,
60     input [0:0] empty_in,
61
62     // Avalon-ST Source
63     input ready_in,
64     output valid_out,
65     output [23:0] data_out,
66     output sop_out,
67     output eop_out,
68     output [1:0] empty_out
69 );

```

```

1 assign ready_out = ready_in;
2 assign valid_out = valid_in;
3 assign sop_out = sop_in;
4 assign eop_out = eop_in;
5 assign empty_out = empty_in;
6
7 //werden meist je fünf Bit für die Anteile Rot und Blau und sechs Bit für Grün
8 //Bit 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
9 //Data R R R R R G G G G G G B B B B B
10 //Data 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
11 //Bit 07 06 05 04 03 02 01 00 15 14 13 12 11 10 09 08
12 //Bit 07 06 05 04 03 02 01 00 15 14 13 12 11 10 09 08
13 //Data G G G B B B B R R R R R G G G
14 //Data 07 06 05 04 03 02 01 00 15 14 13 12 11 10 09 08
15 //Data G G G B B B B R R R R R G G G
16
17 wire [7:0]b = {data_in[12:8], 3'b0};
18 wire [7:0]r = {data_in[7:3], 3'b0};
19 wire [7:0]g = {data_in[2:0], data_in[15:13], 2'b0};
20 assign data_out = {b,g,r};
21 endmodule

```

Quelltext 23: 16-24-Bit Pixel-Converter (lcd\_16bit\_top.v)

#### H.4.5 Touchpanel Clock-Multiplexer

```

22 /*
23 *
24 * Simple Multiplexer
25 *
26 * (c) 2008-2011 by Birger Zimmermann
27 *
28 */
29 module touch_panel_clock_mux(
30   input wire spi_ss_n_i,
31   input wire spi_sclk_i,
32   input wire i2c_enable_n_i,
33   input wire i2c_sclk_i,
34   output wire sclk_o
35 );
36
37 assign sclk_o = ~spi_ss_n_i ? spi_sclk_i: (~i2c_enable_n_i ? i2c_sclk_i: 1'b0);
38
39 endmodule

```

Quelltext 24: Touchpanel Clock-Multiplexer touch\_panel\_clock\_mux.v

## I C-Quelltexte

### I.1 64-Bit-ALU Header-Datei

```

40 /*
41 * Nios II 64-Bit-ALU custom instructions for extended math operations
42 *
43 * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
44 *
45 * $Id: $
46 */
47 #ifndef ALU64_H_
48 #define ALU64_H_
49
50 #define ALU64_CI_N 0x00000000 // custom instruction number
51 #define ALU64_CI_N_MASK ((1<<4)-1)
52 #define ALU64_CI(n,A,B) __builtin_custom_inii(ALU64_CI_N+(n&ALU64_CI_N_MASK), (A), (B))

```

```

1 #define ALU64_CI_2(n,A) __builtin_custom_ini(ALU64_CI_N+(n&ALU64_CI_N_MASK), (A))
2
3 // helper struct
4 typedef union {
5     long long sum;
6     unsigned int r[2];
7 } hilo_t;
8
9 /**
10 * Load both (A and B) accumulators
11 */
12 static __inline void ALU64_LOAD_BOTH(long long _sum) {
13     hilo_t x;
14     x.sum = _sum;
15     ALU64_CI(13, x.r[1], x.r[0]);
16 }
17
18 /**
19 * Clip 32-Bit value to 16-Bit
20 * return _i>32767 ? 32767:(_i<-32768?-32768:_i)
21 */
22 static __inline short ALU64_CLIP_TO_SHORT(int _i){
23     return (short)ALU64_CI(12, _i, 0);
24 }
25
26 /**
27 * Abs
28 */
29 static __inline int ALU64_FASTABS(int _x) {
30     return ALU64_CI_2(10, _x);
31 }
32
33 /**
34 * Count leading zeros
35 */
36 static __inline int ALU64_CLZ(int _x) {
37     return ALU64_CI_2(11, _x);
38 }
39
40 /**
41 * Store factor in internal memory
42 */
43 static __inline void ALU64_STORE(int _reg, int _value) {
44     ALU64_CI(14, _reg, _value);
45 }
46
47 /**
48 * Load accu A with 64-bit
49 */
50 static __inline void ALU64_A_LOAD(long long _sum) {
51     hilo_t x;
52     x.sum = _sum;
53     ALU64_CI(0, x.r[1], x.r[0]);
54 }
55
56 /**
57 * Multiply _x*_y and set result in accu A
58 * return upper 32-bit
59 */
60 static __inline int ALU64_A_MULT_LOAD(int _x, int _y) {
61     return ALU64_CI(2, _x, _y);
62 }
63
64 /**
65 * Multiply _x*_y and add result to accu A
66 */
67 static __inline void ALU64_A_MULT_ADD(int _x, int _y) {
68     ALU64_CI(4, _x, _y);
69 }
70
71 /**
72 * Multiply with coeffizient and add to accu A
73 */
74 static __inline void ALU64_A_MULT_ADD_COEF(int _coef, int _y) {
75     ALU64_CI((6), _coef, _y);
76 }
77
78 /**
79 * Get accu A 64-bit result shifted by _shift to a 32-bit result

```

```

1  /*
2  static __inline int ALU64_A_GET(int _shift){
3      return ALU64_CI_2(8, _shift);
4  }
5
6 /**
7 * Load accu A and add _x*_y
8 * return 64-Bit result
9 */
10 static __inline long long ALU64_A_MADD(long long _sum, int _x, int _y){
11     hilo_t x;
12
13     x.sum = _sum;
14
15     // load sum
16     ALU64_CI(0, x.r[1], x.r[0]);
17     x.r[1] = ALU64_CI(4, _x, _y); // hi
18     x.r[0] = ALU64_CI_2(8, 0);    // lo
19
20     return x.sum;
21 }
22
23 /**
24 * Load accu B with 64-bit
25 */
26 static __inline void ALU64_B_LOAD(long long _sum){
27     hilo_t x;
28     x.sum = _sum;
29     ALU64_CI((0|1), x.r[1], x.r[0]);
30 }
31
32 /**
33 * Multiply _x*_y and set result in accu B
34 * return upper 32-bit
35 */
36 static inline int ALU64_B_MULT_LOAD(int _x, int _y){
37     return ALU64_CI((2|1), _x, _y);
38 }
39
40 /**
41 * Multiply _x*_y and add result to accu B
42 */
43 static __inline void ALU64_B_MULT_ADD(int _x, int _y){
44     ALU64_CI((4|1), _x, _y);
45 }
46
47 /**
48 * Multiply with coeffizient and add to accu B
49 */
50 static __inline void ALU64_B_MULT_ADD_COEF(int _coef, int _y){
51     ALU64_CI((6|1), _coef, _y);
52 }
53
54 /**
55 * Get accu A 64-bit result shifted by _shift to a 32-bit result
56 */
57 static __inline int ALU64_B_GET(int _shift){
58     return ALU64_CI_2((8|1), _shift);
59 }
60
61 #endif /*ALU64_H*/

```

Quelltext 25: 64-Bit-ALU Header-Datei alu64.h

## I.2 Angepasste MP3-Decoder Polyphase-Routinen

```

61 ****
62 * Fixed-point MP3 decoder
63 * Jon Recker (jrecker@real.com), Ken Cooke (kenc@real.com)
64 * June 2003
65 *
66 * nios2_polyphase.c
67 *
68 * This is the optimized polyphase algorithm for the nios2 processor

```

```

1  * using an 64-Bit-ALU custom-instruction-set
2  *
3  * Done by Birger Zimmermann, 2008
4  ****
5
6 #include "coder.h"
7 #include "assembly.h"
8
9 #if defined(__GNUC__) && defined(__nios2__)
10
11 /* input to Polyphase = Q(DQ_FRACBITS_OUT-2), gain 2 bits in convolution
12  * we also have the implicit bias of 2^15 to add back, so net fraction bits =
13  * DQ_FRACBITS_OUT - 2 - 2 - 15
14  * (see comment on Dequantize() for more info)
15 */
16 #define DEF_NFRACBITS (DQ_FRACBITS_OUT - 2 - 2 - 15)
17 #define CSHIFT 12 /* coefficients have 12 leading sign bits for early-terminating multiplies */
18
19 #define MC0M(x) { \
20     vLo = *(vb1+(x));    vHi = -*((vb1+(23-(x)))); \
21     ALU64_A_MULT_ADD_COEF(c1, vLo); ALU64_A_MULT_ADD_COEF(c2, vHi); \
22     c1+=2;c2+=2; \
23 }
24
25 #define MC1M(x) { \
26     vLo = *(vb1+x); \
27     ALU64_A_MULT_ADD_COEF(coef++, vLo); \
28 }
29
30 #define MC2M(x) { \
31     c1 = coef++;    c2 = coef++; \
32     vLo = *(vb1+(x)); vHi = *(vb1+(23-(x))); \
33     ALU64_A_MULT_ADD_COEF(c1, vLo); ALU64_A_MULT_ADD_COEF(c2, -vHi); \
34     ALU64_B_MULT_ADD_COEF(c2, vLo); ALU64_B_MULT_ADD_COEF(c1, vHi); \
35 }
36 ****
37 * Function:      PolyphaseMono
38 *
39 * Description: filter one subband and produce 32 output PCM samples for one channel
40 *
41 * Inputs:        pointer to PCM output buffer
42 *                 number of "extra shifts" (vbuf format = Q(DQ_FRACBITS_OUT-2))
43 *                 pointer to start of vbuf (preserved from last call)
44 *                 start of filter coefficient table (in proper, shuffled order)
45 *                 no minimum number of guard bits is required for input vbuf
46 *                 (see additional scaling comments below)
47 *
48 * Outputs:       32 samples of one channel of decoded PCM data, (i.e. Q16.0)
49 *
50 * Return:        none
51 *
52 * TODO:          add 32-bit version for platforms where 64-bit mul-acc is not supported
53 *                 (note max filter gain - see polyCoef[] comments)
54 ****
55 void PolyphaseMono(short *pcm, int *vbuf, const int *coefBase)
56 {
57     int i;
58     int coef;
59     int *vb1;
60     int vLo, vHi, c1, c2;
61     Word64 rndVal;
62
63     rndVal = (Word64)( 1 << (DEF_NFRACBITS - 1 + (32 - CSHIFT)) );
64
65     /* special case, output sample 0 */
66
67     vb1 = vbuf;
68
69     c1 = 0;    c2 = c1+1;
70     ALU64_LOAD_BOTH(rndVal);
71     MC0M(0)
72     MC0M(1)
73     MC0M(2)
74     MC0M(3)
75     MC0M(4)
76     MC0M(5)
77     MC0M(6)
78     MC0M(7)

```

```

1  *(pcm + 0) = ALU64_CLIP_TO_SHORT(ALU64_A_GET((32-CSHIFT)+DEF_NFRACBITS));
2
3  /* special case, output sample 16 */
4  coef = 256;
5  vb1 = vbuf + 64*16;
6  ALU64_LOAD_BOTH(rndVal);
7
8
9  MC1M(0)
10 MC1M(1)
11 MC1M(2)
12 MC1M(3)
13 MC1M(4)
14 MC1M(5)
15 MC1M(6)
16 MC1M(7)
17
18 *(pcm + 16) = ALU64_CLIP_TO_SHORT(ALU64_A_GET((32-CSHIFT)+DEF_NFRACBITS));
19
20 /* main convolution loop: sum1L = samples 1, 2, 3, ... 15    sum2L = samples 31, 30, ... 17 */
21 coef = 16;
22 vb1 = vbuf + 64;
23 pcm++;
24
25 /* right now, the compiler creates bad asm from this... */
26 for (i = 15; i > 0; i--) {
27
28     ALU64_LOAD_BOTH(rndVal);
29     MC2M(0)
30     MC2M(1)
31     MC2M(2)
32     MC2M(3)
33     MC2M(4)
34     MC2M(5)
35     MC2M(6)
36     MC2M(7)
37
38     vb1 += 64;
39
40     *(pcm)      = ALU64_CLIP_TO_SHORT(ALU64_A_GET((32-CSHIFT)+DEF_NFRACBITS));
41     *(pcm + 2*i) = ALU64_CLIP_TO_SHORT(ALU64_B_GET((32-CSHIFT)+DEF_NFRACBITS));
42     pcm++;
43 }
44 }
45
46 #define MC0S(x) { \
47     vLo = *(vb1+(x));    vHi = -*(vb1+(23-(x))); \
48     ALU64_A_MULT_ADD_COEF(c1, vLo); ALU64_A_MULT_ADD_COEF(c2, vHi); \
49     vLo = *(vb1+32+(x)); vHi = -*(vb1+32+(23-(x))); \
50     ALU64_B_MULT_ADD_COEF(c1, vLo); ALU64_B_MULT_ADD_COEF(c2, vHi); \
51     c1+=2;c2+=2; \
52 }
53
54 #define MC1S(x) { \
55     vLo = *(vb1+x); \
56     ALU64_A_MULT_ADD_COEF(coef, vLo); \
57     vLo = *(vb1+32+x); \
58     ALU64_B_MULT_ADD_COEF(coef++,vLo); \
59 }
60
61 #define MC2S_L(x) { \
62     c1 = coef++;    c2 = coef++; \
63     vLo = *(vb1+(x)); vHi = *(vb1+(23-(x))); \
64     ALU64_A_MULT_ADD_COEF(c1, vLo); ALU64_A_MULT_ADD_COEF(c2, -vHi); \
65     ALU64_B_MULT_ADD_COEF(c2, vLo); ALU64_B_MULT_ADD_COEF(c1, vHi); \
66 }
67
68 #define MC2S_R(x) { \
69     c1 = coef++;    c2 = coef++; \
70     vLo = *(vb1+32+(x)); vHi = *(vb1+32+(23-(x))); \
71     ALU64_A_MULT_ADD_COEF(c1, vLo); ALU64_A_MULT_ADD_COEF(c2, -vHi); \
72     ALU64_B_MULT_ADD_COEF(c2, vLo); ALU64_B_MULT_ADD_COEF(c1, vHi); \
73 }
74 /***** Function: PolyphaseStereo *****
75 * Function: PolyphaseStereo
76 *
77 * Description: filter one subband and produce 32 output PCM samples for each channel
78 *

```

```

1 * Inputs:      pointer to PCM output buffer
2 *             number of "extra shifts" (vbuf format = Q(DQ_FRACBITS_OUT-2))
3 *             pointer to start of vbuf (preserved from last call)
4 *             start of filter coefficient table (in proper, shuffled order)
5 *             no minimum number of guard bits is required for input vbuf
6 *             (see additional scaling comments below)
7 *
8 * Outputs:     32 samples of two channels of decoded PCM data, (i.e. Q16.0)
9 *
10 * Return:      none
11 *
12 * Notes:       interleaves PCM samples LRLRLR...
13 *
14 * TODO:        add 32-bit version for platforms where 64-bit mul-acc is not supported
15 ****
16 void PolyphaseStereo(short *pcm, int *vbuf, const int *coefBase) {
17     int i;
18     int *vbl;
19     int vLo, vHi, c1, c2;
20     int coef;
21     Word64 rndVal;
22
23     rndVal = (Word64)( 1 << (DEF_NFRACBITS - 1 + (32 - CSHIFT)) );
24
25     /* special case, output sample 0 */
26
27     vbl = vbuf;
28     c1 = 0; c2 = c1+1;
29
30     ALU64_LOAD_BOTH(rndVal);
31
32     MC0S(0)
33     MC0S(1)
34     MC0S(2)
35     MC0S(3)
36     MC0S(4)
37     MC0S(5)
38     MC0S(6)
39     MC0S(7)
40
41     *(pcm + 0) = ALU64_CLIP_TO_SHORT(ALU64_A_GET((32-CSHIFT)+DEF_NFRACBITS));
42     *(pcm + 1) = ALU64_CLIP_TO_SHORT(ALU64_B_GET((32-CSHIFT)+DEF_NFRACBITS));
43
44     /* special case, output sample 16 */
45     coef = 256;
46     vbl = vbuf + 64*16;
47
48     ALU64_LOAD_BOTH(rndVal);
49
50     MC1S(0)
51     MC1S(1)
52     MC1S(2)
53     MC1S(3)
54     MC1S(4)
55     MC1S(5)
56     MC1S(6)
57     MC1S(7)
58
59     *(pcm + 2*16 + 0) = ALU64_CLIP_TO_SHORT(ALU64_A_GET((32-CSHIFT)+DEF_NFRACBITS));
60     *(pcm + 2*16 + 1) = ALU64_CLIP_TO_SHORT(ALU64_B_GET((32-CSHIFT)+DEF_NFRACBITS));
61
62     /* main convolution loop: sum1L = samples 1, 2, 3, ... 15    sum2L = samples 31, 30, ... 17 */
63     vbl = vbuf + 64;
64     pcm += 2;
65     coef = 16;
66
67     /* right now, the compiler creates bad asm from this... */
68     for (i = 15; i > 0; i--) {
69         ALU64_LOAD_BOTH(rndVal);
70
71         MC2S_L(0)
72         MC2S_L(1)
73         MC2S_L(2)
74         MC2S_L(3)
75         MC2S_L(4)
76         MC2S_L(5)
77         MC2S_L(6)

```

```

1      MC2S_L(7)
2
3      *( pcm + 0)          = ALU64_CLIP_TO_SHORT(ALU64_A_GET((32-CSHIFT)+DEF_NFRACBITS));
4      *( pcm + 2*2*i + 0)  = ALU64_CLIP_TO_SHORT(ALU64_B_GET((32-CSHIFT)+DEF_NFRACBITS));
5
6      ALU64_LOAD_BOTH(rndVal);
7
8      coef -= 16;
9      MC2S_R(0)
10     MC2S_R(1)
11     MC2S_R(2)
12     MC2S_R(3)
13     MC2S_R(4)
14     MC2S_R(5)
15     MC2S_R(6)
16     MC2S_R(7)
17
18     *( pcm + 1)          = ALU64_CLIP_TO_SHORT(ALU64_A_GET((32-CSHIFT)+DEF_NFRACBITS));
19     *( pcm + 2*2*i + 1)  = ALU64_CLIP_TO_SHORT(ALU64_B_GET((32-CSHIFT)+DEF_NFRACBITS));
20
21     pcm += 2;
22     vbl += 64;
23 }
24 }
25 #endif

```

Quelltext 26: Angepasste MP3-Decoder Polyphase-Routinen nios2\_polyphase.c

## I.3 Altera SPI-Master Treiber

### I.3.1 Header-Datei

```

26 /*
27  * Altera SPI-Master Core Application Interface
28  *
29  * API for accessing the SPI-bus
30  *
31  * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
32  *
33  * $Id:$
34  */
35 #ifndef ALT_SPI_MASTER_H_
36 #define ALT_SPI_MASTER_H_
37
38 #include <stdint.h>
39 #include <stdbool.h>
40 #include <stdlib.h>
41
42 /**
43  * Transaction structure
44  */
45 typedef struct alt_spi_ta{
46     uint8_t                      *txData;
47     uint32_t                     txLength;
48     uint8_t                      *rxData;
49     uint32_t                     rxLength;
50     void                         *context;
51     void (*callback)(void *);
52     uint8_t                      dummy;
53 }alt_spi_ta_t;
54
55 typedef void (*alt_spi_callback_t)(void *);
56
57 /**
58  * Device structure
59  */
60 typedef struct{
61     void                         *base;           /***< port io base address */
62     uint32_t                     irqNum;
63     uint8_t                      slaveNum;        /***< which slave to be accessed, normally 0..7 */
64     alt_spi_ta_t                *transaction;

```

```

1   volatile int    transactionNum;
2 }alt_spi_dev_t;
3
4 /**
5  * init device
6 */
7 int alt_spi_init_device(alt_spi_dev_t *_device);
8 /**
9  * exit device
10 */
11 void alt_spi_exit_device(alt_spi_dev_t *_device);
12
13 /**
14  * Checks if a transaction is in progress
15 */
16 bool alt_spi_transaction_active(alt_spi_dev_t *_device);
17 /**
18  * Init a transaction
19 */
20 void alt_spi_init_transaction(alt_spi_ta_t *_ta, void *txData, uint32_t txLength, void
21 * rxData, uint32_t rxLength, uint8_t dummy, alt_spi_callback_t _callback, void *_context);
22 /**
23  * Start transactions
24 */
25 int alt_spi_start_transaction(alt_spi_dev_t *_device, alt_spi_ta_t *_ta, int _num);
26
27 /**
28  * Read data
29 */
30 void alt_spi_read(alt_spi_dev_t *_device, uint8_t *_readData, uint16_t _readLen, uint8_t
31 dummy);
32 /**
33  * Write constant data
34 */
35 void alt_spi_write_constant( alt_spi_dev_t *_device,
36                             uint8_t _byte,
37                             uint16_t _length);
38 /**
39  * Write data
40 */
41 void alt_spi_write(alt_spi_dev_t *_device,
42                     const uint8_t *_data,
43                     uint16_t _length);
44 /**
45  * Disable chipselect
46 */
47 void alt_spi_cs_disable(alt_spi_dev_t *_device);
48 /**
49  * Enable chipselect
50 */
51 void alt_spi_cs_enable(alt_spi_dev_t *_device);
52
53 #endif /*ALT_SPI_MASTER_H*/

```

Quelltext 27: Altera SPI-Master Treiber Header-Datei alt\_spi\_master.h

### I.3.2 Treiber-Implementierung

```

54 /*
55  * Altera SPI-Master Core Application Interface
56  *
57  * API for accessing the SPI-bus
58  *
59  * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
60  *
61  * $Id:$
62  */
63 #include <stdio.h>
64 #include "alt_spi_master.h"
65 #include "altera_avalon_spi_regs.h"
66
67 #define DUMMY_BYTE 0xFF
68 static void alt_spi_start_transaction_int(alt_spi_dev_t *_device, alt_spi_ta_t *_ta){
69     // set the active transaction

```

```

1     _device->transaction = _ta;
2
3     // data to transmit
4     if (_ta->txLength > 0){
5         IOWR_ALTERA_AVALON_SPI_TXDATA(_device->base, *_ta->txData++);
6     }else{
7         // data to receive
8         if (_ta->rxLength > 0){
9             IOWR_ALTERA_AVALON_SPI_TXDATA(_device->base, _ta->dummy);
10        }
11    }
12
13    static void alt_spi_isr(void* _context, uint32_t _irq){
14        alt_spi_dev_t
15        *dev = (alt_spi_dev_t *) _context;
16        alt_spi_ta_t
17        *ta = dev->transaction;
18
19        // get data from rx data
20        uint8_t
21        rxd = IORD_ALTERA_AVALON_SPI_RXDATA(dev->base);
22
23        // still data to transmit
24        if (ta->txLength > 0){
25            ta->txLength--;
26            if (ta->txLength > 0){
27                // send an other byte
28                IOWR_ALTERA_AVALON_SPI_TXDATA(dev->base, *ta->txData++);
29                return;
30            }else
31            if (ta->rxLength > 0){
32                // send an other dummy byte (to receive one byte)
33                IOWR_ALTERA_AVALON_SPI_TXDATA(dev->base, ta->dummy);
34                return;
35            }
36
37            // still data to receive
38            if (ta->rxLength > 0){
39                ta->rxLength--;
40
41                // store the received byte
42                *ta->rxData++ = rxd;
43
44                if (ta->rxLength > 0){
45                    // send an other dummy byte (to receive one byte)
46                    IOWR_ALTERA_AVALON_SPI_TXDATA(dev->base, ta->dummy);
47                    return;
48                }
49            }
50
51            // end of transaction ?
52            if (ta->txLength==0&&ta->rxLength==0) {
53                // transaction finished
54
55                // call callback ?
56                if (ta->callback != NULL)
57                    ta->callback(ta->context);
58
59                dev->transactionNum--;
60
61                // start an other transaction ?
62                if (dev->transactionNum > 0){
63                    alt_spi_start_transaction_int(dev, ++ta);
64                }else{
65                    // deassert cs
66                    IOWR_ALTERA_AVALON_SPI_SLAVE_SEL(dev->base, 0);
67                    IOWR_ALTERA_AVALON_SPI_CONTROL(dev->base, 0);
68
69                }
70            }
71        }
72
73    void alt_spi_init_transaction(alt_spi_ta_t * _ta, void * _txData, uint32_t _txLength, void
74    *_rxData, uint32_t _rxLength, uint8_t _dummy, alt_spi_callback_t _callback, void * _context) {
75        // init transaction structure
76        _ta->txData          = _txData;
77        _ta->txLength         = _txLength;

```

```

1   _ta->callback      = _callback;
2   _ta->context       = _context;
3   _ta->dummy        = _dummy;
4   _ta->rxData        = _rxData;
5   _ta->rxLength      = _rxLength;
6 }
7
8 int alt_spi_start_transaction(alt_spi_dev_t *_device, alt_spi_ta_t *_ta, int _num){
9
10  _device->transactionNum = _num;
11
12  IOWR_ALTERA_AVALON_SPI_SLAVE_SEL(_device->base, 1 << _device->slaveNum);
13  IOWR_ALTERA_AVALON_SPI_CONTROL (_device->base,
14      ALTERA_AVALON_SPI_CONTROL_IRRDY_MSK |
15      ALTERA_AVALON_SPI_CONTROL_SSO_MSK );
16
17  alt_spi_start_transaction_int(_device, _ta);
18
19  return 0;
20 }
21
22 void alt_spi_read(alt_spi_dev_t *_device, uint8_t * _readData, uint16_t _readLen, uint8_t _dummy)
23 {
24
25     void *base = _device->base;
26     uint32_t status;
27
28     IORD_ALTERA_AVALON_SPI_RXDATA(base);
29
30     /* Keep clocking until all the data has been processed. */
31     for ( ; _readLen>0; _readLen--){
32         do {
33             status = IORD_ALTERA_AVALON_SPI_STATUS(base);
34         }
35         while ((status & ALTERA_AVALON_SPI_STATUS_TRDY_MSK) == 0));
36
37         IOWR_ALTERA_AVALON_SPI_TXDATA(base, _dummy);
38
39         do {
40             status = IORD_ALTERA_AVALON_SPI_STATUS(base);
41         }
42         while ((status & ALTERA_AVALON_SPI_STATUS_RRDY_MSK) == 0);
43
44         *_readData++ =IORD_ALTERA_AVALON_SPI_RXDATA(base);
45     }
46
47     /* Wait until the interface has finished transmitting */
48     do {
49         status = IORD_ALTERA_AVALON_SPI_STATUS(base);
50     }
51     while ((status & ALTERA_AVALON_SPI_STATUS_TMT_MSK) == 0);
52 }
53
54 void alt_spi_write_constant( alt_spi_dev_t *_device,
55                             uint8_t _byte,
56                             uint16_t _length) {
57
58     uint32_t status;
59     void *base = _device->base;
60     IORD_ALTERA_AVALON_SPI_RXDATA(base);
61
62     for(;_length > 0;_length--) {
63
64         do {
65             status = IORD_ALTERA_AVALON_SPI_STATUS(base);
66         }
67         while ((status & ALTERA_AVALON_SPI_STATUS_TRDY_MSK) == 0);
68
69         IOWR_ALTERA_AVALON_SPI_TXDATA(base, _byte);
70
71         do {
72             status = IORD_ALTERA_AVALON_SPI_STATUS(base);
73         }
74         while ((status & ALTERA_AVALON_SPI_STATUS_RRDY_MSK) == 0);
75
76         IORD_ALTERA_AVALON_SPI_RXDATA(base);
77     }
78
79     do {
80         status = IORD_ALTERA_AVALON_SPI_STATUS(base);
81     }
82     while ((status & ALTERA_AVALON_SPI_STATUS_TMT_MSK) == 0);
83
84     IORD_ALTERA_AVALON_SPI_RXDATA(base);
85
86 }
87
88 void alt_spi_end_transaction(alt_spi_dev_t *_device, alt_spi_ta_t *_ta, int _num)
89 {
90
91     void *base = _device->base;
92
93     IOWR_ALTERA_AVALON_SPI_CONTROL (_device->base,
94         ALTERA_AVALON_SPI_CONTROL_IRRDY_MSK |
95         ALTERA_AVALON_SPI_CONTROL_SSO_MSK );
96
97     alt_spi_end_transaction_int(_device, _ta);
98
99     return 0;
100 }
```

```

1      }
2      while ((status & ALTERA_AVALON_SPI_STATUS_TMT_MSK) == 0);
3  }
4
5 void alt_spi_write(alt_spi_dev_t *_device,
6                      const uint8_t *_data,
7                      uint16_t _length) {
8     uint32_t status;
9     void *base = _device->base;
10    IORD_ALTERA_AVALON_SPI_RXDATA(base);
11
12   for(; _length > 0; _length--) {
13     uint8_t data = *_data++;
14
15     do {
16       status = IORD_ALTERA_AVALON_SPI_STATUS(base);
17     }
18     while (((status & ALTERA_AVALON_SPI_STATUS_TRDY_MSK) == 0));
19
20    IOWR_ALTERA_AVALON_SPI_TXDATA(base, data);
21
22    do {
23      status = IORD_ALTERA_AVALON_SPI_STATUS(base);
24    }
25    while (((status & ALTERA_AVALON_SPI_STATUS_RRDY_MSK) == 0));
26
27    IORD_ALTERA_AVALON_SPI_RXDATA(base);
28  }
29
30  do {
31    status = IORD_ALTERA_AVALON_SPI_STATUS(base);
32  }
33  while ((status & ALTERA_AVALON_SPI_STATUS_TMT_MSK) == 0);
34 }
35
36 void alt_spi_cs_disable(alt_spi_dev_t *_device){
37   // Wait until the interface has finished transmitting
38   while ((IORD_ALTERA_AVALON_SPI_STATUS(_device->base) & ALTERA_AVALON_SPI_STATUS_TMT_MSK) == 0);
39
40   // deselect slave IORD_ALTERA_AVALON_SPI_SLAVE_SEL(_device->base) & ~1 << _device->cardNum)
41   IOWR_ALTERA_AVALON_SPI_SLAVE_SEL(_device->base, 0);
42   IOWR_ALTERA_AVALON_SPI_CONTROL(_device->base, 0);
43 }
44
45 void alt_spi_cs_enable(alt_spi_dev_t *_device){
46   IOWR_ALTERA_AVALON_SPI_SLAVE_SEL(_device->base, 1 << _device->slaveNum);
47   IOWR_ALTERA_AVALON_SPI_CONTROL(_device->base, ALTERA_AVALON_SPI_CONTROL_SSO_MSK);
48 }
49 void alt_spi_set_freq(alt_spi_dev_t *_device, uint32_t _freqKhz){
50 }
51
52 bool alt_spi_transaction_active(alt_spi_dev_t *_device){
53   return _device->transactionNum > 0;
54 }
55
56 int alt_spi_init_device(alt_spi_dev_t *_device){
57   _device->transactionNum = 0;
58
59   IOWR_ALTERA_AVALON_SPI_CONTROL(_device->base, 0);
60
61   alt_irq_register(_device->irqNum,
62                     (void*) _device,
63                     alt_spi_isr);
64
65   return 0;
66 }
67
68 void alt_spi_exit_device(alt_spi_dev_t *_device){
69   alt_irq_register(_device->irqNum, NULL, NULL);
70 }
```

Quelltext 28: Altera SPI-Master Treiber alt\_spi\_master.c

## I.4 SPI-Master Treiber

### I.4.1 Register Header-Datei

```

1  /*
2   * Buffered SPI Core Application Interface
3   *
4   * API for accessing the SPI Bus
5   *
6   * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
7   *
8   * $Id: $
9   */
10 #ifndef SPI_MASTER_REGS_H_
11 #define SPI_MASTER_REGS_H_
12
13 /**
14  * Memory mapped registers
15 */
16 #define SPI_MASTER_REG_FIFO          0
17 #define SPI_MASTER_REG_FIFO_FILL_COUNTS 1
18 #define SPI_MASTER_REG_TRANSFER_SIZE 2
19 #define SPI_MASTER_REG_CONTROL       3
20 #define SPI_MASTER_REG_STATUS        4
21 #define SPI_MASTER_REG_SCLK_DIVIDER  5
22 #define SPI_MASTER_REG_SS           6 /*< slave select register */
23 #define SPI_MASTER_REG_TOKEN        7
24
25 /**
26 * Fifo control and transfer register special bits (write operation)
27 */
28 #define SPI_MASTER_CNTRL_CLEAR_RECEIVE_FIFO      (1<<31)
29 #define SPI_MASTER_CNTRL_HOLD_BUS_ON_EMPTY_FIFO  (1<<30)
30 #define SPI_MASTER_CNTRL_CLEAR_TRANSFER_FIFO     (1<<29)
31 #define SPI_MASTER_CNTRL_HOLD_BUS_ON_FULL_FIFO   (1<<28)
32 #define SPI_MASTER_CNTRL_RESET                  (1<<27)
33 #define SPI_MASTER_CNTRL_START_TRANSFER        (1<<26)
34 #define SPI_MASTER_CNTRL_JOB_H                 (1<<25)
35 #define SPI_MASTER_CNTRL_JOB_L                 (1<<24)
36 #define SPI_MASTER_LITTLE_ENDIAN               (1<<23)
37 // bits to shift the job num
38 #define SPI_MASTER_CNTRL_JOB_SHIFT            24
39
40 /**
41 * Operations (jobs)
42 */
43 #define SPI_MASTER_JOB_TRANSFER              0
44 #define SPI_MASTER_JOB_RECEIVE             1
45 #define SPI_MASTER_JOB_WAIT_FOR_TOKEN    2
46 #define SPI_MASTER_JOB_WAIT WHILE_TOKEN  3
47
48 /**
49 * Fifo fill size register (read operation)
50 */
51 #define SPI_MASTER_GET_TRANSFER_FILL_COUNT(n)  (n&0xFFFF)
52 #define SPI_MASTER_GET_RECEIVE_FILL_COUNT(n)   (n>>16)
53
54 /**
55 * Transfer register (write operation) sizes
56 */
57 #define SPI_MASTER_START_JOB(job, size)        (((uint32_t)job)<<SPI_MASTER_CNTRL_JOB_SHIFT)|SPI_MASTER_CNTRL_START_TRANSFER|(size&0xFFFF)
58
59 /**
60 * Status register
61 */
62 #define SPI_MASTER_FLAG_BUSY                (1<<2)
63 #define SPI_MASTER_FLAG_RECEIVE_EMPTY     (1<<1)
64 #define SPI_MASTER_FLAG_TRANSFER_FULL    (1<<0)
65 #define SPI_MASTER_FLAG_WRITE_ERROR     (1<<3)
66 #define SPI_MASTER_FLAG_READ_ERROR      (1<<4)
67
68 #define SPI_MASTER_GET_TEST_COUNT(status)   (status>>24)
69
70 #define SPI_MASTER_FIFO_SIZE             512

```

```

1 #define SPI_MASTER_MAX_TRANSFER_SIZE          ((1<<16)-1)
2 #endif /*SPI_MASTER_REGS_H*/

```

Quelltext 29: SPI-Master Register Header-Datei spi\_master\_regs.h

## I.4.2 Header-Datei

```

3 /*
4  * Buffered SPI Core Application Interface
5  *
6  * API for accessing the SPI Bus
7  *
8  * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
9  *
10 * $Id: $
11 */
12 #ifndef SPI_MASTER_H_
13 #define SPI_MASTER_H_
14
15 #include "device/spi/spi.h"
16
17 /**
18  * Init device
19  */
20 int spi_master_init_device(spi_dev_t *_dev);
21 /**
22  * Wait for token
23  */
24 int spi_master_wait_for_token(spi_dev_t *_device, uint8_t _token, uint32_t _timeout);
25 /**
26  * Wait while token
27  */
28 int spi_master_wait_while_token(spi_dev_t *_device, uint8_t _token, uint32_t _timeout, uint8_t
29 *_data);
30 /**
31  * Disable chip select
32  */
33 int spi_master_cs_disable(spi_dev_t *_device);
34 /**
35  * Enable chip select
36  */
37 int spi_master_cs_enable(spi_dev_t *_device);
38 /**
39  * Write data
40  */
41 int spi_master_write(spi_dev_t *_device,
42                      const uint8_t *_data,
43                      uint16_t _length);
44 /**
45  * Write constant
46  */
47 int spi_master_write_constant( spi_dev_t *_device,
48                               uint8_t _byte,
49                               uint16_t _length);
50 /**
51  * Read data
52  */
53 int spi_master_read( spi_dev_t *_device,
54                      uint8_t *_data,
55                      uint16_t _length);
56 /**
57  * Get the sclk frequency
58  */
59 uint32_t spi_master_get_freq(spi_dev_t *_device);
60 /**
61  * Set the sclk frequency
62  */
63 uint32_t spi_master_set_freq(spi_dev_t *_device, uint32_t _clkInHz);
64
65 #ifdef DEBUG_SPI_MASTER
66 void spi_master_test_case(spi_dev_t *_device);
67#endif
68

```

```
1 #endif /*SPI_MASTER_H_*/
```

### Quelltext 30: SPI-Master Header-Datei spi\_master.h

#### I.4.3 Treiber-Implementierung

```

3 /*
4  * Buffered SPI Core Application Interface
5  *
6  * API for accessing the SPI Bus
7  *
8  * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
9  *
10 * $Id: $
11 */
12 #include <io.h>
13 #include <errno.h>
14 #include <string.h>
15 #include "debug/debug.h"
16 #include "sys/alt_cache.h"
17
18 #include "spi_master.h"
19 #include "spi_master_regs.h"
20
21 #define LOWEST_FREQUENCY_HZ      400000
22 #define IDLE_TIMEOUT            1000000
23 #define CHECK_UNEVEN_ADDRESS    1
24 #define ERROR_UNEVEN_ADDRESS   "uneven address error"
25 #define ERROR_IDLE_TIMEOUT     "idle timeout error"
26 // Improvements:
27 // Direct Byte-Transfer Register ?
28 // master interface, direct write or read from memory
29
30 // Done:
31 // remove separate transfer and receive counters. one counter fits both
32 // wait for receive pattern function
33 // three operation modes 0=transfer 1=receive 2=wait for byte pattern
34 // hold bus bit in transfer size register until data ready
35 // e.g. bit 30 and 14 to fill or read from fifo staled
36 // reset command for the transceiver force to idle state
37 // clear fifo flags also in transfer size register e.g. bit 31 and 15
38
39 #define MIN(a,b)  (a<=b?a:b)
40 #define MAX(a,b)  (a>=b?a:b)
41
42 static inline int wait_until_idle(void * _base, uint32_t _timeout){
43     /*uint32_t status;*/  

44     while ((/*status = */IORD(_base, SPI_MASTER_REG_STATUS))&SPI_MASTER_FLAG_BUSY &&  

45     (_timeout--));
46     return _timeout > 0?0:-1;
47 }
48
49 static inline void wait_until_receive_fill_count(void * _base, uint16_t _fillcount){
50     while ((SPI_MASTER_GET_RECEIVE_FILL_COUNT(IORD(_base, SPI_MASTER_REG_FIFO_FILL_COUNTS)) <  

51     _fillcount));
52 }
53
54 static inline uint32_t read_status(void * _base){
55     return IORD(_base, SPI_MASTER_REG_STATUS);
56 }
57
58 /**
59  * Wait until a token is send on the bus
60  */
61 int spi_master_wait_for_token(spi_dev_t *_device, uint8_t _token, uint32_t _timeout){
62     uint8_t read;
63
64     // setup token
65     IOWR(_device->base, SPI_MASTER_REG_TOKEN, _token);
66
67     while (_timeout > 0){
68         uint32_t
69             len = MIN(SPI_MASTER_MAX_TRANSFER_SIZE, _timeout);

```

```

1      // wait for a running job
2      wait_until_idle(_device->base, IDLE_TIMEOUT);

3      // start token job
4      IOWR(_device->base, SPI_MASTER_REG_TRANSFER_SIZE,
5          SPI_MASTER_START_JOB(SPI_MASTER_JOB_WAIT_FOR_TOKEN, len)|SPI_MASTER_LITTLE_ENDIAN);

6      // wait until ready
7      wait_until_idle(_device->base, IDLE_TIMEOUT);

8      uint32_t
9      status = read_status(_device->base);

10     if (status&SPI_MASTER_FLAG_RECEIVE_EMPTY)
11         _timeout -= len;
12     else{
13         read = IORD(_device->base, SPI_MASTER_REG_FIFO)&0xFF;

14         return read==_token?-ETIME:
15     }
16 }
17 return -ETIME;
18 }

19 /**
20 * Wait while a token is send on the bus
21 */
22 int spi_master_wait_while_token(spi_dev_t *_device, uint8_t _token, uint32_t _timeout, uint8_t
23 *_data){
24     uint8_t read;

25     // setup token
26     IOWR(_device->base, SPI_MASTER_REG_TOKEN, _token);

27     while (_timeout > 0){
28         uint32_t
29             len = MIN(SPI_MASTER_MAX_TRANSFER_SIZE, _timeout);

30         // wait for a running job
31         wait_until_idle(_device->base, IDLE_TIMEOUT);

32         // start token job
33         IOWR(_device->base, SPI_MASTER_REG_TRANSFER_SIZE,
34             SPI_MASTER_START_JOB(SPI_MASTER_JOB_WAIT_WHILE_TOKEN, len)|SPI_MASTER_LITTLE_ENDIAN);

35         // wait until ready
36         wait_until_idle(_device->base, IDLE_TIMEOUT);

37         uint32_t
38         status = read_status(_device->base);

39         if (status&SPI_MASTER_FLAG_RECEIVE_EMPTY)
40             _timeout -= len;
41         else{
42             read = IORD(_device->base, SPI_MASTER_REG_FIFO)&0xFF;

43             // store data
44             if (_data != NULL)
45                 *_data = read;

46             return 0;
47         }
48     }
49 }
50 return -ETIME;
51 }

52 /**
53 * Init the driver
54 */
55 int spi_master_init_device(spi_dev_t *_device){
56
57     // init functions
58     _device->get_freq        = &spi_master_get_freq;
59     _device->set_freq        = &spi_master_set_freq;
60     _device->cs_disable      = &spi_master_cs_disable;
61     _device->cs_enable       = &spi_master_cs_enable;
62     _device->write           = &spi_master_write;
63     _device->write_constant = &spi_master_write_constant;

```

```

1   _device->read          = &spi_master_read;
2   _device->wait_for_token = &spi_master_wait_for_token;
3   _device->wait_while_token = &spi_master_wait_while_token;
4
5   // reset the transceiver
6   IOWR(_device->base, SPI_MASTER_REG_CONTROL, SPI_MASTER_CNTRL_RESET);

7   // check the register read/write
8   IOWR(_device->base, SPI_MASTER_REG_SCLK_DIVIDER, 150);

9   if (IORD(_device->base, SPI_MASTER_REG_SCLK_DIVIDER) != 150)
10    return -EIO;
11
12  spi_set_freq(_device, LOWEST_FREQUENCY_HZ);

13 return 0;
14 }
15
16 uint32_t spi_master_get_freq(spi_dev_t *_device){
17     uint32_t
18     divider = IORD(_device->base, SPI_MASTER_REG_SCLK_DIVIDER);
19     return _device->clk/(divider<<1);
20 }
21
22 uint32_t spi_master_set_freq(spi_dev_t *_device, uint32_t _clkInHz){
23     uint32_t
24     divider = MAX((_device->clk/_device->maxClock)>>1, (_device->clk/_clkInHz)>>1);

25     IOWR(_device->base, SPI_MASTER_REG_SCLK_DIVIDER, divider);

26     return _device->clk/(divider<<1);
27 }
28
29 int spi_master_cs_disable(spi_dev_t *_device){
30     if (wait_until_idle(_device->base, IDLE_TIMEOUT) < 0){
31         ERROR(ERROR_IDLE_TIMEOUT);
32         return -1;
33     }
34     IOWR(_device->base, SPI_MASTER_REG_SS, 0);
35     return 0;
36 }
37
38 int spi_master_cs_enable(spi_dev_t *_device){
39     if (wait_until_idle(_device->base, IDLE_TIMEOUT) < 0){
40         ERROR(ERROR_IDLE_TIMEOUT);
41         return -1;
42     }
43     IOWR(_device->base, SPI_MASTER_REG_SS, 1<<_device->slaveNum);
44     return 0;
45 }
46
47 int spi_master_write(spi_dev_t *_device,
48                      const uint8_t *_data,
49                      uint16_t _length){
50     // assert aligned address
51     #if CHECK_UNEVEN_ADDRESS
52     if (((uint32_t)_data)&3)!=0{
53         ERROR(ERROR_UNEVEN_ADDRESS);
54         return -1;
55     }
56     #endif
57     uint32_t n;
58     uint32_t *data = (uint32_t *)_data;

59     while (_length > 0){
60         uint16_t
61         transfer = MIN(SPI_MASTER_FIFO_SIZE, _length);

62         if (wait_until_idle(_device->base, IDLE_TIMEOUT) < 0){
63             ERROR(ERROR_IDLE_TIMEOUT);
64             return -1;
65         }
66         uint32_t trans = (transfer+3)>>2;
67         // transfer is stalled as long as no data is there
68         IOWR(_device->base, SPI_MASTER_REG_TRANSFER_SIZE,
69               SPI_MASTER_START_JOB(SPI_MASTER_JOB_TRANSFER, transfer)|SPI_MASTER_LITTLE_ENDIAN);

70         for (n=trans; n > 0; n--) {

```

```

1      IOWR(_device->base, SPI_MASTER_REG_FIFO, *data++);
2  }
3  _length -= transfer;
4 }
5
6 return 0;
7 }
8
9 int spi_master_write_constant( spi_dev_t *_device,
10                                uint8_t _byte,
11                                uint16_t _length){
12     uint8_t
13     data[32];
14
15     memset(data, _byte, MIN(sizeof(data), _length));
16
17     while (_length > 0){
18         uint16_t transfer = MIN(sizeof(data), _length);
19
20         if (spi_write(_device, data, transfer) < 0)
21             return -1;
22
23         _length -= transfer;
24     }
25
26     return 0;
27 }
28
29 int
30     n;
31
32     if (wait_until_idle(_device->base, IDLE_TIMEOUT) < 0) {
33         ERROR(ERROR_IDLE_TIMEOUT);
34         return -1;
35     }
36
37     if (_length < 4){
38         IOWR(_device->base, SPI_MASTER_REG_TRANSFER_SIZE,
39               SPI_MASTER_START_JOB(SPI_MASTER_JOB_RECEIVE,
40               _length)|SPI_MASTER_CNTRL_HOLD_BUS_ON_EMPTY_FIFO|SPI_MASTER_LITTLE_ENDIAN);
41         //wait_until_idle(_device->base);
42         uint32_t
43             data = IORD(_device->base, SPI_MASTER_REG_FIFO);
44         for (; _length > 0; _length--){
45             *_data++ = data&0xFF;
46             data = data>>8;
47         }
48
49         return 0;
50     }
51
52 #endif
53
54     int
55     alignedLength = _length&(~3);
56
57     //if (alignedLength > 0){
58     uint32_t *alignedData = (uint32_t *)_data;
59     //_length -= alignedLength;
60
61     do{
62         uint16_t
63         transfer = MIN(SPI_MASTER_FIFO_SIZE, _length);
64
65         IOWR(_device->base, SPI_MASTER_REG_TRANSFER_SIZE,
66               SPI_MASTER_START_JOB(SPI_MASTER_JOB_RECEIVE,
67               transfer)|SPI_MASTER_CNTRL_HOLD_BUS_ON_EMPTY_FIFO|SPI_MASTER_LITTLE_ENDIAN);
68
69         //wait_until_idle(_device->base);
70
71     }
72
73     return 0;
74 }
```

```

1      // wait until receive fifo size is transfer/2
2      wait_until_receive_fill_count(_device->base, transfer>>1);

3      // read from fifo
4      for (n=transfer>>2; n > 0; n--){
5          *alignedData++ = IORD(_device->base, SPI_MASTER_REG_FIFO);
6      }

7      alignedLength -= transfer&(~3);
8      while (alignedLength > 0);

9      _data = (uint8_t *)alignedData;
10     _length = _length&3;

11     if (_length > 0){
12         uint32_t
13             data = IORD(_device->base, SPI_MASTER_REG_FIFO);

14         for (; _length > 0; _length--){
15             *_data++ = data&0xFF;
16             data = data>>8;
17         }
18     }
19     //}
20     return 0;
21 }
```

Quelltext 31: SPI-Master Treiber-Implementierung spi\_master.c

## I.5 MMC/SD-Karten-Treiber

### I.5.1 MMC/SD-Karten Header-Datei (Protokoll-Konstanten)

```

27  /*
28   * MMC Card interface
29   *
30   * API for accessing SD/MMC-cards
31   *
32   * Copyright 2005-2007 by Birger Zimmermann, all rights reserved.
33   *
34   * $Id:$
35   */
36 #ifndef MMC_CARD_H_
37 #define MMC_CARD_H_
38
39 #include <stdint.h>
40 #include <stdbool.h>
41
42 #if defined(__DOXYGEN__)
43     #define __attribute__(x)
44 #endif
45
46 #define MMC_BLOCK_SIZE           512           /* this is always 512 */
47 #define MMC_BLOCK_SIZE_LD        9
48 #define MMC_LOWEST_FREQUENCY_HZ  400000
49
50 /**
51  * @name MMC SPI mode result codes
52  * @{
53  */
54 typedef uint8_t  mmc_r1_t;
55 typedef uint16_t mmc_r2_t;
56 typedef uint32_t mmc_r3_t;
57 /** @} */
58
59 #define MMC_VDD_145_150 0x00000001 /* VDD voltage 1.45 - 1.50 */
```

```

1 #define MMC_VDD_150_155 0x00000002 /* VDD voltage 1.50 - 1.55 */
2 #define MMC_VDD_155_160 0x00000004 /* VDD voltage 1.55 - 1.60 */
3 #define MMC_VDD_160_165 0x00000008 /* VDD voltage 1.60 - 1.65 */
4 #define MMC_VDD_165_170 0x00000010 /* VDD voltage 1.65 - 1.70 */
5 #define MMC_VDD_17_18 0x00000020 /* VDD voltage 1.7 - 1.8 */
6 #define MMC_VDD_18_19 0x00000040 /* VDD voltage 1.8 - 1.9 */
7 #define MMC_VDD_19_20 0x00000080 /* VDD voltage 1.9 - 2.0 */
8 #define MMC_VDD_20_21 0x00000100 /* VDD voltage 2.0 ~ 2.1 */
9 #define MMC_VDD_21_22 0x00000200 /* VDD voltage 2.1 ~ 2.2 */
10 #define MMC_VDD_22_23 0x00000400 /* VDD voltage 2.2 ~ 2.3 */
11 #define MMC_VDD_23_24 0x00000800 /* VDD voltage 2.3 ~ 2.4 */
12 #define MMC_VDD_24_25 0x00001000 /* VDD voltage 2.4 ~ 2.5 */
13 #define MMC_VDD_25_26 0x00002000 /* VDD voltage 2.5 ~ 2.6 */
14 #define MMC_VDD_26_27 0x00004000 /* VDD voltage 2.6 ~ 2.7 */
15 #define MMC_VDD_27_28 0x00008000 /* VDD voltage 2.7 ~ 2.8 */
16 #define MMC_VDD_28_29 0x00010000 /* VDD voltage 2.8 ~ 2.9 */
17 #define MMC_VDD_29_30 0x00020000 /* VDD voltage 2.9 ~ 3.0 */
18 #define MMC_VDD_30_31 0x00040000 /* VDD voltage 3.0 ~ 3.1 */
19 #define MMC_VDD_31_32 0x00080000 /* VDD voltage 3.1 ~ 3.2 */
20 #define MMC_VDD_32_33 0x00100000 /* VDD voltage 3.2 ~ 3.3 */
21 #define MMC_VDD_33_34 0x00200000 /* VDD voltage 3.3 ~ 3.4 */
22 #define MMC_VDD_34_35 0x00400000 /* VDD voltage 3.4 ~ 3.5 */
23 #define MMC_VDD_35_36 0x00800000 /* VDD voltage 3.5 ~ 3.6 */
24 #define MMC_CARD_BUSY 0x80000000 /* Card Power up status bit */
25
26
27 #define MMC_CSD_SIZE 16
28 #define MMC_DUMMY 0xFF
29
30 /**
31 * @name MMC SPI r1 card response codes
32 * @{
33 */
34 #define MMC_R1_NO_ERROR 0x00 // no error result
35 #define MMC_R1_BUSY 0x01 // busy result code
36 #define MMC_R1_IN_IDLE_STATE (1<<0) // in idle state
37 /** @} */
38
39 /**
40 * @name MMC commands
41 * First bit 0 (start bit), second 1 (transmission bit); CMD-number + Offset 0x40
42 * @{
43 */
44 #define MMC_GO_IDLE_STATE 0 // CMD0
45 #define MMC_SEND_OP_COND 1 // CMD1
46 #define MMC_READ_CSD 9
47 #define MMC_SEND_CID 10
48 #define MMC_STOP_TRANSMISSION 12
49 #define MMC_SEND_STATUS 13
50 #define MMC_SET_BLOCKLEN 16
51 #define MMC_READ_SINGLE_BLOCK 17
52 #define MMC_READ_MULTIPLE_BLOCK 18
53 #define MMC_CMD_WRITEBLOCK 20
54 #define MMC_WRITE_SINGLE_BLOCK 24
55 #define MMC_WRITE_MULTIPLE_BLOCK 25
56 #define MMC_WRITE_CSD 27
57 #define MMC_SET_WRITE_PROT 28
58 #define MMC_CLR_WRITE_PROT 29
59 #define MMC_SEND_WRITE_PROT 30
60 #define MMC_TAG_SECTOR_START 32
61 #define MMC_TAG_SECTOR_END 33
62 #define MMC_UNTAG_SECTOR 34
63 #define MMC_TAG_ERASE_GROUP_START 35
64 #define MMC_TAG_ERASE_GROUP_END 36
65 #define MMC_UNTAG_ERASE_GROUP 37
66 #define MMC_ERASE 38
67 #define MMC_READ_OCR 58
68 #define MMC_CRC_ON_OFF 59
69 /** @} */
70
71 /**
72 * @name MMC Protocol Tokens
73 * @{
74 */
75 #define MMC_TOKEN_BUSY 0x00 /*< data out line low */
76 #define MMC_TOKEN_START_BLOCK_READ 0xfe /*< data token start byte, Start Single
77 Block Read */
78 #define MMC_TOKEN_START_MULTIPLE_BLOCK_READ 0xfe /*< data token start byte, Start Multiple

```

```

1 Block Read */
2 #define MMC_TOKEN_START_BLOCK_WRITE 0xfe /*< data token start byte, Start Single
3 Block Write */
4 #define MMC_TOKEN_START_MULTIPLE_BLOCK_WRITE 0xfc /*< data token start byte, Start Multiple
5 Block Write */
6 #define MMC_TOKEN_STOP_MULTIPLE_BLOCK_WRITE 0xfd /*< data token stop byte, Stop Multiple
7 Block Write */
8
9 #define MMC_TOKEN_DATA_RESPONSE_MASK 0x11
10 #define MMC_TOKEN_DATA_RESPONSE_STATUS_MASK 0x0E
11 #define MMC_TOKEN_DATA_RESPONSE_ACCEPTED 0x04 /*<xxx0 010 1 - data accepted. */
12 #define MMC_TOKEN_DATA_RESPONSE_CRC_ERROR 0x0A /*<xxx0 101 1 - data rejected due to a CRC
13 error. */
14 #define MMC_TOKEN_DATA_RESPONSE_WRITE_ERROR 0x0C /*<xxx0 110 1 - data rejected due to a
15 Write error. */
16 /** @} */
17
18 /**
19 * @name MMC SPI Timings
20 * @{
21 */
22 #define MMC_TIMING_MAX_CR 8 // max 8*8 Clockcycles
23 #define MMC_TIMING_GO_IDLE 10
24 #define MMC_TIMING_WAIT_GO_IDLE 4000 // 4 ms
25 #define MMC_TIMING_SEND_OP 200
26 #define MMC_TIMING_WAIT_SEND_OP 4000 // 4 ms
27 /** @} */
28
29 /**
30 * CID (Card Identification Number: Card ID Register)
31 * The CID register is 16 bytes long and contains a unique card identification number as shown in
32 the table
33 * below. It is programmed during card manufacturing and can not be changed by MultiMediaCard
34 hosts.
35 */
36 typedef struct mmc_cid{
37     uint8_t manufacturerID; /*< The manufacturer IDs are controlled and assigned by the
38 MultiMediaCard Association. */
39     uint16_t applicationID; /*< Identifies the card OEM and/or the card contents. */
40     uint8_t productName[6]; /*< 6 ASCII characters long */
41     /**
42     * The product revision is composed of two Binary Coded Decimal (BCD) digits,
43     * four bits each, representing an n.m
44     * revision number. The n is the most significant nibble and the m is the least
45     * significant nibble.
46     * Example: The PRV binary value filed for product revision 6.2 will be: 0110 0010.
47     */
48     uint8_t productRevision;
49     uint8_t serialNumber[4];
50     /**
51     * BCD date - mm/yy (offset from 1997)
52     * As an example, this field value for a March 2001 manufacturing date will be: 0011 0100.
53     */
54     uint8_t manufacturingDateCode; /*< Manufacturing date - mm/yy (offset from 1997) */
55     uint8_t crc;
56 } __attribute__((packed)) mmc_cid_t;
57
58 /**
59 * CSD (Card Specific data: Card Specific data Register)
60 * The CSD register contains all the configuration information required in order to
61 access the card data.
62 */
63 typedef struct mmc_csd{
64     /**
65     * TRAN_SPEED-Table 3-13 defines the maximum data transfer rate TRAN_SPEED.
66     * Table 3-13. Maximum Data Transfer Rate Definition
67     * TRAN_SPEED Bit Code
68     * 2:0 transfer rate unit
69     * 0=100kbit/s, 1=1Mbit/s, 2=10Mbit/s, 3=100Mbit/s, 4... 7=reserved
70     * 6:3 time value
71     * 0=reserved, 1=1.0, 2=1.2, 3=1.3, 4=1.5, 5=2.0, 6=2.5, 7=3.0,
72     * 8=3.5, 9=4.0, A=4.5, B=5.0, C=5.5, D=6.0, E=7.0, F=8.0
73     * 7 Reserved
74     */
75     uint32_t tran_speed;
76     /**
77     * C_SIZE (Device Size)-This parameter is used to compute the card capacity.
78     * The memory capacity of the

```

```

1   * card is computed from the entries C_SIZE, C_SIZE_MULT and READ_BL_LEN
2   */
3   uint32_t c_size;
4   /**
5   * C_SIZE_MULT (Device Size Multiplier)-This parameter is used for coding a factor MULT for
6   * computing the total device size (see C_SIZE).
7   * The factor MULT is defined as  $2^{(C\_SIZE\_MULT+2)}$ .
8   */
9   uint8_t     c_size_mult;
10  /**
11   * READ_BL_LEN- The data block length is computed as  $2^{READ\_BL\_LEN}$ .
12   * The block length might therefore be
13   * in the range 1, 2, 4...2048 bytes
14   */
15  uint8_t     read_bl_len;
16  /**
17   * READ_BL_PARTIAL-Defines whether partial block sizes can be used in block read commands.
18   * READ_BL_PARTIAL=0 means that only the READ_BL_LEN block size can be used for block-oriented
19   * data transfers.
20   * READ_BL_PARTIAL=1 means that smaller blocks can be used as well. The minimum block size
21 will be
22   * equal to minimum addressable unit (one byte)
23   */
24  bool        read_bl_partial;
25  /**
26   * READ_BLK_MISALIGN-Defines if the data block to be read by one command can be spread over
27   * more than one physical block of the memory device.
28   * The size of the memory block is defined in
29   * READ_BL_LEN.
30   * READ_BLK_MISALIGN=0 signals that crossing physical block boundaries is invalid.
31   * READ_BLK_MISALIGN=1 signals that crossing physical block boundaries is allowed.
32   */
33  bool        read_bl_misalign;
34  /**
35   * TAAC-Defines the asynchronous part (relative to the MultiMediaCard clock (CLK))
36   * of the read access time.
37   */
38  uint32_t taac; // [ns]
39  /**
40   * NSAC-Defines the worst case for the clock dependent factor of the data access time.
41   * The unit for NSAC
42   * is 100 clock cycles. Therefore, the maximal value for the clock dependent part of the
43   * read access time is
44   * 25.5k clock cycles.
45   * The total read access time NAC as expressed in the Table 5-12 is the sum of TAAC and NSAC.
46   * It has to be
47   * computed by the host for the actual clock rate. The read access time should be interpreted
48   * as a typical
49   * delay for the first data bit of a data block or stream from the end bit on the read
50   * commands.
51   */
52  uint16_t nsac; // [cycles]
53  uint8_t    r2w_factor;
54 } mmc_csd_t;
55
56
57 #endif /*MMC_CARD_H*/

```

Quelltext 32: MMC/SD-Karten Protokoll-Header-Datei mmc\_card.h

## I.5.2 Treiber-Implementierung

```

59  /*
60   * MMC Card interface
61   *
62   * API for accessing SD/MMC-cards
63   *
64   * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
65   *
66   * $Id: $
67   */
68  #include <unistd.h>
69  #include "mmc_spi_device.h"

```

```

1 #include "device/spi/spi.h"
2
3 #define min(a,b) (a<=b?a:b)
4 #define DUMMY_CLOCK_CLYCLES(spiDev) spi_write_byte(spiDev, MMC_DUMMY)
5
6 static inline void mmc_spi_end_transaction(mmc_spi_dev_t *_device) {
7     spi_cs_disable(_device->spiDevice);
8     DUMMY_CLOCK_CLYCLES(_device->spiDevice);
9 }
10
11 static inline mmc_res_t mmc_spi_go_idle_r1(mmc_spi_dev_t *_device, mmc_r1_t *r1);
12
13 static inline mmc_res_t mmc_spi_map_error(mmc_r1_t _error){
14     return _error==MMC_R1_NO_ERROR?MMC_SUCCESS:MMC_IOERROR;
15 }
16
17 const static uint8_t __attribute__((aligned))
18     start_single_write_tokens[2] = {MMC_DUMMY, MMC_TOKEN_START_BLOCK_WRITE} ;
19
20 const static uint8_t __attribute__((aligned))
21     start_multi_write_tokens[2] = {MMC_DUMMY, MMC_TOKEN_START_MULTIPLE_BLOCK_WRITE};
22
23 /**
24 * Computation of CRC-7 0x48 polynom (x**7 + x**3 + 1)
25 * @return the calculated crc
26 */
27 #if (MMC_CRC_CHECK)
28 inline uint8_t mmc_crc7_update(uint8_t crc, uint8_t c){
29     uint8_t
30         ibit;
31     for (ibit = 0; ibit < 8; ibit++){
32         crc <= 1;
33         if ((c ^ crc) & 0x80)
34             crc ^= 0x09;
35         c <= 1;
36     }
37
38     crc &= 0x7F;
39     return crc;
40 }
41
42 uint8_t mmc_crc7(uint8_t crc, void *_pc, uint16_t len){
43     uint16_t i;
44     uint8_t
45         *pc = (uint8_t *)_pc;
46
47     for (i = 0; i < len; i++, pc++){
48         crc= mmc_crc7_update(crc, *pc);
49     }
50
51     return crc;
52 }
53
54 inline uint16_t _crc_xmodem_update(uint16_t crc, uint8_t data){
55     uint8_t i;
56     crc = crc ^ ((uint16_t)data << 8);
57     for (i=0; i<8; i++){
58         if (crc & 0x8000)
59             crc = (crc << 1) ^ 0x1021;
60         else
61             crc <= 1;
62     }
63
64     return crc;
65 }
66
67 #endif
68
69 #if (MMC_CRC_CHECK)
70 inline uint8_t spi_crc_read(spi_dev_t *_device, uint16_t *_crc){
71     uint8_t
72         b = spi_read_byte(_device);
73
74     *_crc = _crc_xmodem_update(*_crc, b);
75     return b;
76 }
77
78 inline void spi_crc_write(spi_dev_t *_device, uint16_t *_crc, uint8_t _data){
79     *_crc = _crc_xmodem_update(*_crc, _data);
80 }
```

```

1     spi_write_byte(_device, _data);
2 }
3
4 #endif
5
6 #define KBPS 1
7 #define MBPS 1000
8
9 const static uint32_t ts_exp[] = { 100*KBPS, 1*MBPS, 10*MBPS, 100*MBPS, 0, 0, 0, 0 };
10 const static uint32_t ts_mul[] = { 0, 1000, 1200, 1300, 1500, 2000, 2500, 3000,
11     3500, 4000, 4500, 5000, 5500, 6000, 7000, 8000 };
12
13 //0=1ns, 1=10ns, 2=100ns, 3=1us, 4=10us, 5=100us, 6=1ms, 7=10ms
14 uint32_t mmc_spi_taac(uint8_t _ts){
15     uint32_t
16     val=1;
17     uint8_t n, exp = (_ts&0x07);
18
19     for (n=0; n < exp; n++)
20         val *= 10;
21
22     val *= ts_mul[(_ts)>>3];
23 }
24
25 uint32_t mmc_spi_tran_speed(uint8_t _ts){
26     uint32_t rate = ts_exp[(_ts & 0x7)] * ts_mul[_ts >> 3];
27
28     if ( rate <= 0 ) {
29         MMC_DEBUG(DEBUG_LEVEL_INIT, ": error - unrecognized speed 0x%02x", _ts);
30         return 1;
31     }
32
33     return rate;
34 }
35 /**
36  * Set card in idle state
37 */
38 mmc_res_t mmc_spi_go_idle(mmc_spi_dev_t *_device){
39     int
40         retry =MMC_TIMING_GO_IDLE;
41     mmc_res_t
42     res;
43     mmc_r1_t
44     r1;
45     do {
46         // resetting card, go to SPI mode
47         if ((res = mmc_spi_send_r1_cmd(_device, MMC_GO_IDLE_STATE, 0, &r1)) != MMC_SUCCESS) {
48             MMC_DEBUG(DEBUG_LEVEL_INIT, "Could not send CMD0");
49             return res;
50         }
51
52         if(!(retry--)){
53             MMC_DEBUG(DEBUG_LEVEL_INIT, "Busy while go idle");
54             return MMC_BUSY;
55         }
56
57         if (r1 == MMC_R1_IN_IDLE_STATE)
58             break;
59
60         // wait 2 milli seconds
61         usleep(MMC_TIMING_WAIT_GO_IDLE);
62     } while(true);
63
64     return MMC_SUCCESS;
65 }
66 /**
67  * Set card in operation condition state
68 */
69 mmc_res_t mmc_spi_wait_for_op_condition(mmc_spi_dev_t *_device){
70     int
71         retry = MMC_TIMING_SEND_OP;
72     mmc_res_t
73     res;
74     mmc_r1_t
75     r1;
76 }
```

```

1   do{
2       // initializing card for operation
3       if ((res = mmc_spi_send_r1_cmd(_device, MMC_SEND_OP_COND, 0, &r1)) == MMC_SUCCESS){
4           // is still in idle state?
5           if (!(r1&MMC_R1_IN_IDLE_STATE))
6               break;
7       }
8
9       // do retry counter
10      if(!!(retry--)){
11          MMC_DEBUG(DEBUG_LEVEL_INIT, "Busy while send op condition");
12          return MMC_R1_BUSY;
13      }
14      // wait some milli seconds
15      usleep(MMC_TIMING_WAIT_SEND_OP);
16  } while(true);
17
18 // MMC_DEBUG(DEBUG_LEVEL_INIT, "result:%d", r1);
19
20 return MMC_SUCCESS;
21 /**
22 * Reset the card. Switch card to SPI Mode.
23 * @return r1 result code, MMC_R1_NO_ERROR on success
24 */
25 mmc_res_t mmc_spi_reset(mmc_spi_dev_t *_device) {
26     mmc_res_t
27     res;
28     mmc_r3_t
29     r3;
30
31     // CS high = inactive
32     spi_cs_disable(_device->spiDevice);    // cs disable
33     // send dummy bytes with CS high before accessing
34     // issues at least 76 dummy clocks on spi bus for MMC initialization
35     spi_write_constant(_device->spiDevice, MMC_DUMMY, 10);
36
37     // set card in idle state
38     if ((res = mmc_spi_go_idle(_device)) != MMC_SUCCESS){
39         MMC_DEBUG(DEBUG_LEVEL_INIT, "Go idle was not successful");
40         return res;
41     }
42
43     if ((res = mmc_spi_wait_for_op_condition(_device)) != MMC_SUCCESS){
44         MMC_DEBUG(DEBUG_LEVEL_INIT, "No op condition came up");
45         return res;
46     }
47
48     // TODO: check card parameters for voltage compliance
49     // before issuing initialize command
50     if ((res = mmc_spi_read_ocr(_device, &r3)) < 0){
51         MMC_DEBUG(DEBUG_LEVEL_CMD, "Could not read OCR");
52         return res;
53     }
54
55     // check voltage constraints
56     if (!(r3&MMC_VDD_33_34)){
57         MMC_DEBUG(DEBUG_LEVEL_CMD, "Voltage out of range");
58         return MMC_VOLTAGE_ERROR;
59     }
60
61     // bit 31 is the busy bit if it is set the card is powered up
62     /* if (!(r3&MMC_CARD_BUSY)){
63         MMC_DEBUG(DEBUG_LEVEL_CMD, "card did not power up");
64         return 1;
65     }*/
66
67     MMC_DEBUG(DEBUG_LEVEL_INIT, "Result: %d", res);
68
69     return res;
70 }
71 /**
72 * Init MMC in SPI mode
73 * @param _device the mmc volume
74 * @return r1 result code, MMC_R1_NO_ERROR on success
75 */
76 mmc_res_t mmc_spi_init(mmc_spi_dev_t *_device){
77     mmc_csd_t

```

```

1      csd;
2      mmc_res_t
3      res;
4      mmc_r2_t
5      r2;
6      mmc_r1_t
7      r1;
8
9      // spi clock freq
10     spi_set_freq(_device->spiDevice, MMC_LOWEST_FREQUENCY_HZ);
11
12     // reset the card
13     if ((res = mmc_spi_reset(_device)) != MMC_SUCCESS) {
14         MMC_DEBUG(DEBUG_LEVEL_INIT, "Reset was not successful");
15         return res;
16     }
17
18     #if (MMC_CRC_CHECK)
19     // turn on CRC checking
20     if ((res = mmc_spi_send_r1_cmd(_device, MMC_CRC_ON_OFF, 1, &r1)) != MMC_SUCCESS)
21         return res;
22     if (r1 != MMC_R1_NO_ERROR)
23         return mmc_spi_map_error(r1);
24
25     #else
26     // turn off CRC checking to simplify communication
27     if ((res = mmc_spi_send_r1_cmd(_device, MMC_CRC_ON_OFF, 0, &r1)) != MMC_SUCCESS) {
28         return res;
29     }
30     if (r1 != MMC_R1_NO_ERROR){
31         return mmc_spi_map_error(r1);
32     }
33     #endif
34
35     if ((res = mmc_spi_read_csd(_device, &csd)) != MMC_SUCCESS) {
36         MMC_DEBUG(DEBUG_LEVEL_CSD, "Could not read csd");
37         return res;
38     }
39
40     // SPI Bus auf max Geschwindigkeit
41     uint32_t
42     f = spi_set_freq(_device->spiDevice, csd.tran_speed);
43     uint32_t
44     NAC = csd.taac/100;
45     NAC *= f/100000;
46     NAC /=100000;
47     //min(((_device->NAC + csd.nsac)>>3), ((f/10)>>3));
48     _device->readTimeout = ((NAC + csd.nsac)>>3)*100;
49     _device->writeTimeout = _device->readTimeout*csd.r2w_factor;
50
51     MMC_DEBUG(DEBUG_LEVEL_CSD, "NAC: %d [8 cycles] (transmiited Bytes) => %f [s]",
52               NAC, NAC*8.0f/f);
53
54     _device->totalSectors = ((uint32_t)csd.c_size+1)<<(csd.c_size_mult+2);
55     _device->sectorSize = 1<<csd.read_b1_len;
56
57     _device->byteSize = _device->sectorSize;
58     _device->byteSize *= _device->totalSectors;
59
60     _device->blockPartial = csd.read_b1_partial;
61
62     // set the block length to default (512)
63     if ((res = mmc_spi_set_block_length(_device, MMC_BLOCK_SIZE_LD)) != MMC_SUCCESS)
64         return res;
65
66     // read card status
67     if ((res = mmc_spi_read_status(_device, &r2)) < 0)
68         return res;
69
70     return MMC_SUCCESS;
71 }
72 /**
73 * send a cmd to the sd card
74 */
75 static void mmc_spi_send_cmd(mmc_spi_dev_t *_device, uint8_t _cmd, uint32_t _param) {
76     MMC_DEBUG(DEBUG_LEVEL_CMD, "cmd:%d", (uint16_t)_cmd);
77

```

```

1  uint8_t cmdToken[8];
2
3  // transmission bit = 1
4  _cmd|=0x40;
5  cmdToken[0] = _cmd;
6  cmdToken[1] = _param>>24;
7  cmdToken[2] = _param>>16;
8  cmdToken[3] = _param>>8;
9  cmdToken[4] = _param;
10
11 #if (MMC_CRC_CHECK)
12 cmdToken[5] = mmc_crc7(0, cmdToken, 5)<<1)+1;
13 //mmc_crc7(mmc_crc7(0, &_cmd, 1), &_param, 4)<<1)+1;
14 MMC_DEBUG(DEBUG_LEVEL_CMD, "crc:%d", (uint16_t)cmdToken[5]);
15 #else
16 // crc valid only for MMC_GO_IDLE_STATE
17 cmdToken[5] = 0x95;
18 #endif
19
20 // send command
21 spi_write(_device->spiDevice, cmdToken, 6);
22 }
23 /**
24 * Sends a mmc command without chip select
25 * @param _cmd the command to send to the card
26 * @param _param the parameter
27 * @return r1 result code, MMC_R1_NO_ERROR on success
28 */
29 static mmc_res_t mmc_spi_r1_cmd(mmc_spi_dev_t *_device,
30     uint8_t _cmd, uint32_t _param, mmc_r1_t *_r1){
31     mmc_res_t res;
32     MMC_DEBUG(DEBUG_LEVEL_CMD, "send r1 cmd:%d", _cmd);
33     // send the command
34     mmc_spi_send_cmd(_device, _cmd, _param);
35
36     // wait for response
37     if ((res = spi_wait_while_token(_device->spiDevice, MMC_DUMMY, _device->cmdTimeout, _r1)) < 0)
38         return res;
39
40     MMC_DEBUG(DEBUG_LEVEL_CMD, "r1 response:%d", (uint16_t)*_r1);
41     // return response
42     return res;
43 }
44 /**
45 static inline mmc_res_t mmc_spi_r1b_cmd(mmc_spi_dev_t *_device,
46     uint8_t _cmd, uint32_t _param, mmc_r1_t *_r1){
47     mmc_res_t res;
48
49     mmc_spi_send_cmd(_device, _cmd, _param);
50
51     //The received byte immediataly following CMD12 is a stuff byte,
52     //it should be discarded before receive a response of the CMD12.
53     spi_read_byte(_device->spiDevice);
54
55     // wait for response
56     if ((res = spi_wait_while_token(_device->spiDevice, MMC_DUMMY, MMC_TIMING_MAX_CR, _r1)) < 0)
57         return res;
58
59     // wait, while busy
60     if ((res = spi_wait_while_token(_device->spiDevice, MMC_TOKEN_BUSY, _device->readTimeout,
61         NULL)) < 0)
62         return res;
63
64     MMC_DEBUG(DEBUG_LEVEL_CMD, "r1b response: %d", (uint16_t)*_r1);
65     // return response
66     return res;
67 }
68 /**
69 * Send Command to MMC/SD via SPI with chip select
70 * @param _device the volume to send the command to
71 * @param _cmd the command to send to the card
72 * @param _param the parameter
73 * @return r1 result code.
74 */

```

```

1 mmc_res_t mmc_spi_send_r1_cmd(mmc_spi_dev_t *_device, uint8_t _cmd,
2 uint32_t _param, mmc_r1_t *_r1){
3     mmc_res_t
4         res;
5
6     // assert chip select
7     spi_cs_enable(_device->spiDevice);
8
9     // issue the command
10    res = mmc_spi_r1_cmd(_device, _cmd, _param, _r1);
11
12    // release chip select
13    mmc_spi_end_transaction(_device);
14
15    return res;
16 }
17 /**
18 * Read data from MMC
19 * @param _device the mmc volume to read from
20 * @param _cmd to issue
21 * @param _param the params
22 * @param _buffer to receive data
23 * @param _length data length
24 * @param _r1 result code.
25 */
26 static mmc_res_t mmc_cmd_read_data(mmc_spi_dev_t *_device, uint8_t _cmd,
27 uint32_t _param, uint8_t *_buffer, uint16_t _length){
28 #if (MMC_CRC_CHECK)
29     uint16_t
30         crc=0;
31 #else
32     uint8_t
33         temp[4];
34 #endif
35     mmc_res_t
36         res;
37     mmc_r1_t
38         r1;
39
40     // CS low
41     spi_cs_enable(_device->spiDevice); // cs enable
42
43     // issue command
44     if ((res = mmc_spi_r1_cmd(_device, _cmd, _param, &r1)) != MMC_SUCCESS){
45         ERROR("r1 cmd not successful");
46
47         mmc_spi_end_transaction(_device);
48         return res;
49     }
50
51     // check r1 result code
52     if (r1 != MMC_R1_NO_ERROR)
53         return mmc_spi_map_error(r1);
54
55     // wait until MMC_TOKEN_START_BLOCK_READ
56     if ((res = spi_wait_for_token(_device->spiDevice, MMC_TOKEN_START_BLOCK_READ,
57         _device->readTimeout)) < 0){
58         ERROR("wait for token failed");
59
60         mmc_spi_end_transaction(_device);
61         return res;
62     }
63
64     //Lesen des Blocks von MMC/SD-Karte
65 #if (MMC_CRC_CHECK)
66     for (; _length >0; _length--){
67         *_buffer++ = spi_crc_read(&crc);
68     }
69 #else
70     spi_read(_device->spiDevice, _buffer, _length);
71 #endif
72
73     // read crc
74 #if (MMC_CRC_CHECK)
75     spi_crc_read(&crc);
76     spi_crc_read(&crc);
77     MMC_DEBUG(DEBUG_LEVEL_READ, "crc:%d", crc);
78 #else
79     spi_read(_device->spiDevice, temp, 2);
80 #endif
81
82     return res;
83 }

```

```

1  #endif
2
3  // CS high
4  mmc_spi_end_transaction(_device);
5
6  #if (MMC_CRC_CHECK)
7  if (crc != 0)
8      return MMC_CRC_ERROR;
9  #endif
10
11 return MMC_SUCCESS;
12 }
13 /**
14 * Write data to MMC
15 * @param _device the mmc volume to write data to
16 * @param _cmd the command to issue
17 * @param _param the parameters to send
18 * @param _buffer the buffer of the data to be written
19 * @param _length the length of the data to send
20 * @return result code. 0 on no error < 0 on error
21 */
22 static mmc_res_t mmc_cmd_write_data(mmc_spi_dev_t *_device,
23     uint8_t _cmd, uint32_t _param, const uint8_t *_buffer, uint16_t _length){
24     mmc_res_t
25     res;
26     mmc_r1_t
27     r1;
28
29     #if (MMC_CRC_CHECK)
30         uint16_t
31         crc=0;
32     #endif
33     spi_cs_enable(_device->spiDevice); // cs enable
34
35     // issue command
36     if ((res = mmc_spi_r1_cmd(_device, _cmd, _param, &r1)) != MMC_SUCCESS) {
37         ERROR("r1 command failed");
38         // CS high
39         mmc_spi_end_transaction(_device);
40         return res;
41     }
42
43     if (r1 != MMC_R1_NO_ERROR)
44         return mmc_spi_map_error(r1);
45
46     // issue 8-clock cycles wait and start single write block
47     MMC_DEBUG(DEBUG_LEVEL_WRITE, "send block write start token");
48     spi_write(_device->spiDevice, &start_single_write_tokens[0], 2);
49
50     #if (MMC_CRC_CHECK)
51     // write block
52     for (_length >0; _length--) {
53         spi_crc_write(&crc, *_buffer++);
54     }
55     #else
56         spi_write(_device->spiDevice, _buffer, _length);
57     #endif
58
59     #if (MMC_CRC_CHECK)
60         spi_write_byte(_device, crc>>8);
61         spi_write_byte(_device, crc);
62     #else
63         // write crc (dummy)
64         spi_write_constant(_device->spiDevice, MMC_DUMMY, 2);
65     #endif
66
67     // read data response
68     r1 = spi_read_byte(_device->spiDevice);
69     MMC_DEBUG(DEBUG_LEVEL_WRITE, "data write response before mask:%d", (uint16_t)r1);
70
71     r1 &=MMC_TOKEN_DATA_RESPONSE_STATUS_MASK;
72
73     MMC_DEBUG(DEBUG_LEVEL_WRITE, "data write response:%d", (uint16_t)r1);
74
75     // wait while busy
76     if (spi_read_byte(_device->spiDevice) !=MMC_TOKEN_BUSY) {
77         ERROR("card not busy");
78     }
79     if ((res = spi_wait_while_token(_device->spiDevice,
80

```

```

1     MMC_TOKEN_BUSY, _device->writeTimeout, NULL)) < 0) {
2     ERROR("wait while token BUSY failed");
3     mmc_spi_end_transaction(_device);
4     return res;
5 }

6     mmc_spi_end_transaction(_device);
7     switch(r1) {
8         case MMC_TOKEN_DATA_RESPONSE_ACCEPTED:
9             return MMC_SUCCESS;
10        case MMC_TOKEN_DATA_RESPONSE_CRC_ERROR:
11            return MMC_CRC_ERROR;
12        case MMC_TOKEN_DATA_RESPONSE_WRITE_ERROR:
13            return MMC_WRITE_ERROR;
14        default:
15            return MMC_SUCCESS;
16    }
17 }
18 /**
19 * Write a block to the card
20 * @param _device the volume to write the block to
21 * @param _blocknum the block number
22 * @param _buffer the buffer containing the block data
23 * @return r1 result, MMC_R1_NO_ERROR on success
24 */
25 mmc_res_t mmc_spi_write_block(mmc_spi_dev_t *_device,
26     uint32_t _blocknum, uint16_t _num, const void *_buffer){
27     mmc_res_t
28     res;
29     #if (MMC_CRC_CHECK)
30     uint16_t
31     crc=0;
32     #endif
33     mmc_r1_t
34     r1;
35
36     if (_num == 1)
37         return mmc_cmd_write_data(_device,
38             MMC_WRITE_SINGLE_BLOCK, _blocknum<<_device->blockSizeLd,
39             (uint8_t *)_buffer, _device->blockSize);
40     else{
41         spi_cs_enable(_device->spiDevice); // cs enable
42
43         // issue command
44         if ((res = mmc_spi_r1_cmd(_device,
45             MMC_WRITE_MULTIPLE_BLOCK, _blocknum<<_device->blockSizeLd, &r1)) != MMC_SUCCESS) {
46             mmc_spi_end_transaction(_device);
47             return res;
48         }
49         // check r1 result code
50         if (r1 != MMC_R1_NO_ERROR)
51             return mmc_spi_map_error(r1);
52
53         for (; _num > 0; _num--) {
54
55             // issue 8-clock cycles wait (Nwr) and write start token
56             MMC_DEBUG(DEBUG_LEVEL_WRITE, "send block write start token");
57             spi_write(_device->spiDevice, &start_multi_write_tokens[0], 2);
58
59             #if (MMC_CRC_CHECK)
60                 // write block
61                 for (; _length >0; _length--){
62                     spi_crc_write(&crc, *_buffer++);
63                 }
64             #else
65                 spi_write(_device->spiDevice, _buffer, _device->blockSize);
66             #endif
67
68             #if (MMC_CRC_CHECK)
69                 spi_write_byte(_device, crc>>8);
70                 spi_write_byte(_device, crc);
71             #else
72                 // write crc (dummy)
73                 spi_write_constant(_device->spiDevice, MMC_DUMMY, 2);
74             #endif
75
76             // Data response
77             r1 = spi_read_byte(_device->spiDevice)&MMC_TOKEN_DATA_RESPONSE_STATUS_MASK;
78
79         }
80     }
81 }

```

```

1      MMC_DEBUG(DEBUG_LEVEL_WRITE, "data write response:%d", (uint16_t)r1);
2
3      // wait, while busy
4      if ((res = spi_wait_while_token(_device->spiDevice,
5          MMC_TOKEN_BUSY, _device->writeTimeout, NULL)) < 0){
6          ERROR("wait while busy failed");
7          mmc_spi_end_transaction(_device);
8          return res;
9      }
10
11      if (r1 != MMC_TOKEN_DATA_RESPONSE_ACCEPTED) {
12          break;
13      }
14
15      _buffer+= _device->blockSize;
16
17      // issue 8-clock cycles wait (NWR)
18      spi_write_byte(_device->spiDevice, MMC_DUMMY);
19
20      // sent write stop token
21      MMC_DEBUG(DEBUG_LEVEL_WRITE, "send block stop token");
22      spi_write_byte(_device->spiDevice, MMC_TOKEN_STOP_MULTIPLE_BLOCK_WRITE);
23
24      // issue 8-clock cycles wait (NBR)
25      spi_write_byte(_device->spiDevice, MMC_DUMMY);
26
27      // wait, while busy
28      if (spi_read_byte(_device->spiDevice)!=MMC_TOKEN_BUSY) {
29          ERROR("Card not busy");
30      }
31
32      mmc_spi_end_transaction(_device);
33
34      switch(r1){
35          case MMC_TOKEN_DATA_RESPONSE_ACCEPTED:
36              return MMC_SUCCESS;
37          case MMC_TOKEN_DATA_RESPONSE_CRC_ERROR:
38              return MMC_CRC_ERROR;
39          case MMC_TOKEN_DATA_RESPONSE_WRITE_ERROR:
40              return MMC_WRITE_ERROR;
41          default:
42              return MMC_SUCCESS;
43      }
44  }
45 /**
46 * Read a block from the card
47 * @param _device the volume to read the block from
48 * @param _blocknum the block number
49 * @param _buffer the buffer containing the block data
50 * @return the r1 result, MMC_R1_NO_ERROR on success
51 */
52 // #include <io.h>
53 // #include "system.h"
54 mmc_res_t mmc_spi_read_block(mmc_spi_dev_t *_device,
55     uint32_t _startBlock, uint16_t _num, void *_buffer){
56     mmc_res_t
57     res;
58     mmc_r1_t
59     r1;
60
61     //log(1, "block num:%d", _blocknum);
62     if (_num == 1)
63         return mmc_cmd_read_data(_device,
64             MMC_READ_SINGLE_BLOCK, _startBlock<<_device->blockSizeLd,
65             (uint8_t *)_buffer, _device->blockSize);
66     else{
67         // multiblock read
68

```

```

1      #if (MMC_CRC_CHECK)
2          uint16_t
3              crc=0;
4      #else
5          uint8_t
6              temp[4];
7      #endif
8      // CS low
9      spi_cs_enable(_device->spiDevice); // cs enable

10     // issue command
11     if ((res = mmc_spi_r1_cmd(_device,
12         MMC_READ_MULTIPLE_BLOCK, _startBlock<<_device->blockSizeLd, &r1)) < 0) {
13         // CS high
14         mmc_spi_end_transaction(_device);
15         return res;
16     }
17     if (r1 != MMC_R1_NO_ERROR)
18         return mmc_spi_map_error(r1);

19     // loop for _num blocks
20     for (; _num >0 ; _num--){
21         // wait until MMC_TOKEN_START_BLOCK_READ
22         if ((res = spi_wait_for_token(_device->spiDevice,
23             MMC_TOKEN_START_BLOCK_READ, _device->readTimeout)) < 0) {
24             ERROR("wait for data read token failed");
25             // CS high
26             mmc_spi_end_transaction(_device);
27             return res;
28         }

29         // read block
30         #if (MMC_CRC_CHECK)
31             for (; _length >0; _length--) {
32                 *_buffer++ = spi_crc_read(&crc);
33             }
34         #else
35             spi_read(_device->spiDevice, _buffer, _device->blockSize);
36         #endif

37         // read crc
38         #if (MMC_CRC_CHECK)
39             spi_crc_read(&crc);
40             spi_crc_read(&crc);
41             MMC_DEBUG(DEBUG_LEVEL_READ, "crc:%d", crc);
42         #else
43             spi_read(_device->spiDevice, temp, 2);
44         #endif

45         _buffer+= _device->blockSize;
46     }

47     // issue command
48     if ((res = mmc_spi_rlb_cmd(_device, MMC_STOP_TRANSMISSION, 0, &r1)) < 0) {
49         // CS high
50         mmc_spi_end_transaction(_device);
51         return res;
52     }

53     if (r1 != MMC_R1_NO_ERROR)
54         return mmc_spi_map_error(r1);

55     // CS high
56     mmc_spi_end_transaction(_device);

57     return MMC_SUCCESS;
58 }
59 }
60 */
61 /**
62  * Read the CSD register
63  * @param _device to read the csd from
64  * @param _csd pointer to csd structure
65  * @return the r1 result, MMC_R1_NO_ERROR on success
66  */
67 mmc_res_t mmc_spi_read_csd(mmc_spi_dev_t * _device, mmc_csd_t * _csd) {
68     uint8_t
69     buffer[MMC_CSD_SIZE];

```

```

1     mmc_res_t
2     res;
3
4     if ((res = mmc_cmd_read_data(_device,
5         MMC_READ_CSD, 0, buffer, MMC_CSD_SIZE)) != MMC_SUCCESS)
6         return res;
7
8     // version
9     MMC_DEBUG(DEBUG_LEVEL_CSD, "version: %d", (uint16_t)buffer[0]);
10
11    // TAAC
12    _csd->taac = mmc_spi_taac(buffer[1]);
13
14    // NSAC
15    _csd->nsac = ((uint16_t)buffer[2])*100;
16
17    // get the transpeed
18    _csd->tran_speed = mmc_spi_tran_speed(buffer[3]);
19    MMC_DEBUG(DEBUG_LEVEL_CSD, "tran speed: %d [Hz]", _csd->tran_speed);
20
21    // get the C_SIZE value. bits [73:62] of data
22    // [73:72] == data[6] && 0x03
23    // [71:64] == data[7]
24    // [63:62] == data[8] && 0xc0
25    _csd->c_size = buffer[6] & 0x03;
26    _csd->c_size <= 8;
27    _csd->c_size += buffer[7];
28    _csd->c_size <= 2;
29    _csd->c_size += buffer[8] >> 6;
30
31    // get the val for C_SIZE_MULT. bits [49:47] of data
32    // [49:48] == data[5] && 0x03
33    // [47] == data[4] && 0x80
34    _csd->c_size_mult = buffer[9] & 0x03;
35    _csd->c_size_mult <= 1;
36    _csd->c_size_mult += buffer[10] >> 7;
37
38    MMC_DEBUG(DEBUG_LEVEL_CSD, "c_size_mult: %d", (uint16_t)_csd->c_size_mult);
39
40    _csd->read_bl_len = buffer[5]&0xF;
41    MMC_DEBUG(DEBUG_LEVEL_CSD, "read_bl_len: %d", (uint16_t)_csd->read_bl_len);
42
43    _csd->read_bl_partial = buffer[6]>>7;
44    MMC_DEBUG(DEBUG_LEVEL_CSD, "read_bl_partial: %d", (uint16_t)_csd->read_bl_partial);
45
46    _csd->read_bl_misalign = (buffer[6]&0x20) != 0;
47    MMC_DEBUG(DEBUG_LEVEL_CSD, "read_bl_misalign: %d", (uint16_t)_csd->read_bl_misalign);
48
49    _csd->r2w_factor = 1<<((buffer[12] & 0x1c) >> 2); //1<<((buffer[12]>>2)&0x07);
50    MMC_DEBUG(DEBUG_LEVEL_CSD, "r2w_factor: %d", _csd->r2w_factor);
51
52    return res;
53}
54 /**
55 * Read the mmc/sd card status register
56 * @return r2 response (SR) the upper 8-bits are the r1 result
57 */
58 mmc_res_t mmc_spi_read_status(mmc_spi_dev_t *_device, mmc_r2_t *_r2){
59     mmc_r2_t
60     r2;
61     mmc_res_t
62     res;
63     mmc_r1_t
64     r1;
65
66     // issue chip select
67     spi_cs_enable(_device->spiDevice); // cs enable
68
69     if ((res = mmc_spi_r1_cmd(_device, MMC_SEND_STATUS, 0, &r1)) != MMC_SUCCESS)
        return res;

```

```

1      r2 = r1;
2      r2 = r2 << 8;
3      r2 += spi_read_byte(_device->spiDevice);
4
5      // issue chip deselect
6      mmc_spi_end_transaction(_device);
7
8      *_r2 = r2;
9
10 } // return response
11 /**
12 * Read the mmc/sd card ocr register
13 * @return r3 response (OCR)
14 */
15 mmc_res_t mmc_spi_read_ocr(mmc_spi_dev_t *_device, mmc_r3_t *_r3) {
16     uint8_t
17     buffer[4];
18     mmc_res_t
19     res;
20     mmc_r3_t
21     r3;
22
23     // issue chip select
24     spi_cs_enable(_device->spiDevice); // cs enable
25
26     if((res = mmc_spi_r1_cmd(_device, MMC_READ_OCR, 0, &r1)) != MMC_SUCCESS){
27         MMC_DEBUG(DEBUG_LEVEL_INIT, "OCR read command execution failed");
28         // issue chip deselect
29         mmc_spi_end_transaction(_device);
30         return res;
31     }
32
33     if (r1 == MMC_R1_NO_ERROR){
34         spi_read(_device->spiDevice, buffer, 4);
35         r3 = buffer[0];
36         r3 = r3 << 8;
37         r3 += buffer[1];
38         r3 = r3 << 8;
39         r3 += buffer[2];
40         r3 = r3 << 8;
41         r3 += buffer[3];
42         *_r3 = r3;
43     }else{
44         MMC_DEBUG(DEBUG_LEVEL_INIT, "OCR read failed with r1:%d" ,r1);
45         return mmc_spi_map_error(r1);
46     }
47     // issue chip deselect
48     mmc_spi_end_transaction(_device);
49
50     // return response
51     return res;
52 }
53 /**
54 * Read the CID Register of the card
55 * @param _device the volume to read the cid from
56 * @param _cid the pointer to the cid structure
57 * @return the result code
58 */
59 mmc_res_t mmc_spi_read_cid(mmc_spi_dev_t *_device, mmc_cid_t *_cid){
60     return mmc_cmd_read_data(_device, MMC_SEND_CID, 0, (uint8_t *)_cid, sizeof(mmc_cid_t));
61 }
62 /**
63 * Set the block length default is 9, (2^9)=512
64 * This is not in bytes it is sized in log2(bytes)
65 * @param _device the volume
66 * @param _length the block length in ld
67 * @return the r1 result code
68 */
69 mmc_res_t mmc_spi_set_block_length(mmc_spi_dev_t *_device, uint8_t _length){
70     mmc_res_t
71     res;
72     mmc_r1_t
73     r1;

```

```

1   int
2     length = 1<<_length;
3     if ((res = mmc_spi_send_r1_cmd(_device, MMC_SET_BLOCKLEN, length, &r1)) != MMC_SUCCESS)
4       return res;
5     if (r1 == MMC_R1_NO_ERROR){
6       _device->blockSize = length;
7       _device->blockSizeLd = _length;
8     }
9   }
10    return mmc_spi_map_error(r1);
11 }

```

Quelltext 33: MMC/SD-Karten Treiber-Implementierung mmc\_spi.c

## I.6 „open juke“-Referenzanwendung

### I.6.1 Hauptprogramm

```

13 /*
14  * "open juke" - A NIOS2 based configurable SOPC Audiosystem
15  *
16  * The main program with initialization of device drivers and gui.
17  *
18  * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
19  *
20  * $Id: $
21  */
22 #include <stdio.h>
23 #include <unistd.h>
24 #include <fcntl.h>
25 #include <stdlib.h>
26 #include <io.h>
27 #include <string.h>
28 #include <time.h>
29 #include <sys/time.h>
30
31 #include "altera_avalon_sgdma.h"
32 #include "altera_avalon_sgdma_regs.h"
33 #include "altera_avalon_performance_counter.h"
34 #include "altera_avalon_pio_regs.h"
35 #include "sys/alt_alarm.h"
36 #include "sys/alt_irq.h"
37 #include "sys/alt_cache.h"
38 #include "sys/alt_errno.h"
39
40 // Debugging header file
41 #include "debug/debug.h"
42
43 // Driver header files
44 #include "device/mmc/mmc_spi_device.h"
45 #include "device/buffer/buffer_device.h"
46 #include "device/partition/partition_device.h"
47 #include "device/fat/fat_device.h"
48 #include "device/alt_tpo_lcd/alt_tpo_lcd.h"
49 #include "device/alt_video_display/alt_video_display.h"
50 #include "device/oc_i2c/oc_i2c_master.h"
51 #include "device/spi/spi.h"
52 #include "device/wm8731/wm8731_device.h"
53 #include "device/stream/stream.h"
54 #include "device/ad7843/ad7843.h"
55 #include "device/spi_master/spi_master.h"
56 #include "device/queue/queue.h"
57 #include "device/pio_button/pio_button.h"
58 #include "device/oc_ps2/oc_ps2_master.h"
59 #include "device/alt_spi/alt_spi_master.h"
60
61 // GFX
62 #include "gfx/gfx.h"
63 #include "gfx/fonts/courier10.h"
64

```

```

1 // Audio
2 #include "audio/mp3/mp3_decode.h"
3 #include "audio/wav/wav.h"
4
5 // Application specific includes
6 #include "oj_gui.h"
7 #include "util.h"
8 #include "list.h"
9
10 #ifndef NIL_MEM_BASE
11 #define NIL_MEM_BASE      0x2008000           // Address of NIL memory
12 #define NIL_MEM_SIZE     4096
13 #endif
14
15 // #define PERFORMANCE_TEST
16 //extern long long sampleCount;
17
18 // LCD config
19 #define LCD_WIDTH          800                // LCD screen width
20 #define LCD_HEIGHT         480                // LCD screen height
21 #define LCD_COLORDEPTH    16                  // LCD screen color depth (bits per
22 pixel)
23 #define LCD_NUMBUFFER     1                  // Number of buffers for LCD driver
24
25 // Baseaddress of the display DMA descriptors
26 #define LCD_DESCRIPTOR_BASE   (DMA_DESCRIPTOR_MEMORY_BASE+8*32)
27
28 // AUDIO config
29 #define AUDIO_MICROPHONE_ENABLE 1            // 1=Mic, 0=Line-In
30 #define AUDIO_TRANSFER_BLOCK_SIZE 4096
31 #define AUDIO_BUFFERS_PER_STREAM 3
32 #define AUDIO_DAC_DESCRIPTOR_BASE (DMA_DESCRIPTOR_MEMORY_BASE)
33 #define AUDIO_ADC_DESCRIPTOR_BASE (DMA_DESCRIPTOR_MEMORY_BASE+2*32)
34 #define AUDIO_SAMPLE_SPACE    (AUDIO_TRANSFER_BLOCK_SIZE*AUDIO_BUFFERS_PER_STREAM*2)
35
36 #define UI_UNSELECTED_ENTRY -1
37
38 // jukebox states
39 typedef enum{STATE_UNMOUNTED, STATE_MP3_PLAYBACK, STATE_WAV_PLAYBACK, STATE_WAV_RECORDING,
40 STATE_STOP} state_t;
41
42 // internal function prototypes
43 void ui_button_listener(gui_button_t *_button, bool _state);
44 void ui_chooser_refresh();
45 void ui_set_pause(bool _pause);
46 void ui_set_next_state(state_t _nextState);
47 void ui_playlist_create_by_chooser();
48 int ui_playlist_select_entry(int _selected);
49 void ui_chooser_show_pos(int _pos);
50 void list_create_by_dir(const char *_dir, list_t *_list);
51 void unmount_card();
52 bool mount_card();
53
54 // -----
55 // Touchpanel init
56 // -----
57 static alt_spi_dev_t touchpanelSpi={
58     .base = (void *)TOUCH_PANEL_SPI_BASE,
59     .irqNum = TOUCH_PANEL_SPI_IRQ
60 };
61 // touch panel calibration data x
62 static ad7843_transform_t
63     xTransform={
64     .s0 = 132,
65     .s1 = 3946,
66     .t0 = 0,
67     .t1 = 799
68 };
69 // touch panel calibration data y
70 static ad7843_transform_t
71     yTransform={
72     .s0 = 148,
73     .s1 = 3849,
74     .t0 = 479,
75     .t1 = 0
76 };
77 static ad7843_dev_t touchpanel{
78     .spi        = &touchpanelSpi,
79     .penBase   = (void *)TOUCH_PANEL_IRQ_BASE,

```

```

1     .xTransform = &xTransform,
2     .yTransform = &yTransform
3 };
4 // -----
5 // Filesystem init
6 // -----
7 static spi_dev_t spi={
8     .base      = (void *)SD_CONTROLLER_BASE,
9     .clk       = SD_CONTROLLER_FREQ,
10    .maxClock  = 15000000, // 15Mhz max bus freq
11    .slaveNum  = 0
12 };
13 static mmc_spi_dev_t
14 mmcDev={
15     .device = {.name = "/mnt/mmc0"},
16     .numOfBuffers = 5 // 5 buffers
17 };
18 static fs_dev_t
19 fs={
20     .device = {.name = "/mnt/fs"},
21     .parentDevice = "/mnt/mmc0"
22 };
23 static fat_volume_t
24 fat={
25     .device = {.name = "/mnt/root"},
26     .parentDevice = "/mnt/fs/0",
27     .numOfFile = 10
28 };
29 // -----
30 // Audio init
31 // -----
32 static i2c_device_t i2cAudioControl={
33     .device = {.name = I2C_AUDIO_NAME},
34     .base = (void *)I2C_AUDIO_BASE,
35     .clk = I2C_AUDIO_FREQ,
36     .sclk = 400000,
37     .irqNum = I2C_AUDIO_IRQ
38 };
39 static uint32_t
40 frequencies[] = {18432000, 16934400};
41 static wm8731_dev_t
42 wm8731_control={
43     I2C_AUDIO_NAME,
44     frequencies,
45     2
46 };
47 static wm8731_audio_dev_t
48 wm8731={
49     .device={.name=WM8731_NAME},
50     .base = (void *)WM8731_BASE,
51     .control = &wm8731_control
52 };
53 static int
54 audioDeviceHandle;
55 // -----
56 // Control init
57 // -----
58 static queue_dev_t queue={
59     .numberOfEntries = 4,
60     .totalQueueSize = 16,
61     .repeatCycles = 1
62 };
63 static pio_button_dev_t buttons={
64     .queue = &queue,
65     .queueStateIndex = 0,
66     .base = BUTTON_PIO_BASE,
67     .irqNum = BUTTON_PIO_IRQ,
68     .bits = BUTTON_PIO_DATA_WIDTH
69 };
70 static oc_ps2_dev_t
71 ps2={
72     .device = {.name = OC_PS2_NAME},
73     .base = (void *)OC_PS2_BASE,
74     .irqNum = OC_PS2_IRQ,
75     .queueSize = 16
76 };
77 // -----
78 // GUI init

```

```

1 // -----
2 static alt_video_display
3     display;
4 gfx_context_t
5     gfx;
6 // -----
7 // UI
8 // -----
9 static state_t
10    uiState=STATE_UNMOUNTED;
11
12 static bool
13    uiPause=false;
14
15 static char
16    currentFilename[256];
17 static char
18    currentDisplayname[256];
19
20 static char
21    uiChooserDirectory[256];
22 static char
23    secondsLeft[16];
24 static int
25    lastSecondsLeftNum;
26
27 static int
28    chooserPosition = -1;
29 static list_t
30    chooserList;
31
32 static list_t
33    uiPlaylist;
34 static int
35    uiPlaylistSelectedEntry=UI_UNSELECTED_ENTRY;
36 static char
37    uiPlaylistDirectory[256];
38 static bool
39    uiPlaylistDirty=true; // recreate playlist if new entry is selected
40 static mp3_play_t
41    mp3Play;
42 static wav_play_t
43    wavPlay;
44 static wav_record_t
45    wavRecord;
46 static int
47    recordingNum=0;
48 /**
49 * Init GUI (buttons)
50 */
51 void init_gui(){
52    // set the gfx context
53    gui.gfx = &gfx;
54
55    // set the first child in the gui
56    gui_set_first_child(&gui, &panel);
57
58    // chain the components
59    gui_add_comp(&panel, &btPrev);
60    gui_add_comp(&panel, &btPlay);
61    gui_add_comp(&panel, &btRec);
62    gui_add_comp(&panel, &btPause);
63    gui_add_comp(&panel, &btStop);
64    gui_add_comp(&panel, &btNext);
65
66    gui_add_comp(&panel, &labelTrack);
67    gui_add_comp(&panel, &labelTrackTime);
68    gui_add_comp(&panel, &btChooserDirectory);
69    gui_add_comp(&panel, &btEject);
70    gui_add_comp(&panel, &btUp);
71    gui_add_comp(&panel, &btDown);
72
73    int
74    i;
75    for (i=0; i< UI_CHOOSER_ENTRIES; i++)
76        gui_add_comp(&panel, &labelDirEntries[i]);
77
78    gui_add_comp(&panel, &labelCopyright);

```

```

1    gui_add_repaint_comp(&panel);
2
3    gfx_set_bg_color(&gfx, GFX_RGB16(155,155,155));
4    gfx_set_color(&gfx, GFX_RGB16(255,255,255));
5 }
6 /**
7 * Init the LCD Display
8 */
9 bool init_lcd(){
10    alt_tpo_lcd
11    lcd={
12        // Specify base addresses of the each communication bus PIO,
13        // as defined in system.h
14        .scen_pio = LCD_CNTRL_ENABLE_BASE,
15        .scl_pio  = LCD_CNTRL_SCL_BASE,
16        .sda_pio  = LCD_CNTRL_SDA_BASE
17    };           // lcd configurator struct
18    int result;
19
20    // Write the default gamma curve, use 800x480 resolution (default),
21    // and verify that the LCD is alive by reading back its Chip/ID
22    // register. Most users will only need to call this routine, and
23    // verify that it completed successfully.
24    result = alt_tpo_lcd_init(&lcd, LCD_WIDTH, LCD_HEIGHT);
25    if(result) {
26        ERROR("Failed to initialize display");
27        return false;
28    }
29
30    result = alt_video_display_init(&display,
31        LCD_SGDMA_NAME,                      // char* sgdma_name
32        LCD_WIDTH,                          // int width
33        LCD_HEIGHT,                         // int height
34        LCD_COLORDEPTH,                     // int color_depth
35        ALT_VIDEO_DISPLAY_USE_HEAP,         // int buffer_location (malloc buffers)
36        LCD_DESCRIPTOR_BASE,                // int descriptor_location (malloc descriptors)
37        LCD_NUMBUFFER);                   // int num_buffers
38
39    if(result == 0) {
40        gfx.display = &display;
41        gfx.font   = &fontCourier10;
42        gfx.color  = 0xFFFFFFFF;
43        gfx.bgColor = 0x000000;
44        gfx.opacity = false;
45
46        // set default clipping region
47        gfx_set_clip_rect(&gfx, 0, 0, LCD_WIDTH, LCD_HEIGHT);
48    } else {
49        ERROR("Failed to initialize display");
50        return false;
51    }
52
53    return true;
54 }
55 /**
56 * Init the user interface
57 */
58 bool init_ui(){
59    // init touchpanel
60    alt_spi_init_device(&touchpanelSpi);
61    ad7843_init_device(&touchpanel, 5);
62
63    if (queue_init_device(&queue) <0)
64        return false;
65
66    if (pio_button_init_device(&buttons) <0)
67        return false;
68
69    if (oc_ps2_init_device(&ps2) <0)
70        return false;
71
72    return true;
73 }
74 /**
75 * Init audio device
76 */
77 bool init_audio(){
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
759
760
761
762
763
764
765
766
767
768
769
769
770
771
772
773
774
775
776
777
778
779
779
780
781
782
783
784
785
786
787
787
788
789
789
790
791
792
793
794
795
796
797
797
798
799
799
800
801
802
803
804
805
806
807
808
809
809
810
811
812
813
814
815
816
817
817
818
819
819
820
821
822
823
824
825
825
826
827
827
828
829
829
830
831
832
832
833
834
834
835
835
836
836
837
837
838
838
839
839
840
840
841
841
842
842
843
843
844
844
845
845
846
846
847
847
848
848
849
849
850
850
851
851
852
852
853
853
854
854
855
855
856
856
857
857
858
858
859
859
860
860
861
861
862
862
863
863
864
864
865
865
866
866
867
867
868
868
869
869
870
870
871
871
872
872
873
873
874
874
875
875
876
876
877
877
878
878
879
879
880
880
881
881
882
882
883
883
884
884
885
885
886
886
887
887
888
888
889
889
890
890
891
891
892
892
893
893
894
894
895
895
896
896
897
897
898
898
899
899
900
900
901
901
902
902
903
903
904
904
905
905
906
906
907
907
908
908
909
909
910
910
911
911
912
912
913
913
914
914
915
915
916
916
917
917
918
918
919
919
920
920
921
921
922
922
923
923
924
924
925
925
926
926
927
927
928
928
929
929
930
930
931
931
932
932
933
933
934
934
935
935
936
936
937
937
938
938
939
939
940
940
941
941
942
942
943
943
944
944
945
945
946
946
947
947
948
948
949
949
950
950
951
951
952
952
953
953
954
954
955
955
956
956
957
957
958
958
959
959
960
960
961
961
962
962
963
963
964
964
965
965
966
966
967
967
968
968
969
969
970
970
971
971
972
972
973
973
974
974
975
975
976
976
977
977
978
978
979
979
980
980
981
981
982
982
983
983
984
984
985
985
986
986
987
987
988
988
989
989
990
990
991
991
992
992
993
993
994
994
995
995
996
996
997
997
998
998
999
999
1000
1000
1001
1001
1002
1002
1003
1003
1004
1004
1005
1005
1006
1006
1007
1007
1008
1008
1009
1009
1010
1010
1011
1011
1012
1012
1013
1013
1014
1014
1015
1015
1016
1016
1017
1017
1018
1018
1019
1019
1020
1020
1021
1021
1022
1022
1023
1023
1024
1024
1025
1025
1026
1026
1027
1027
1028
1028
1029
1029
1030
1030
1031
1031
1032
1032
1033
1033
1034
1034
1035
1035
1036
1036
1037
1037
1038
1038
1039
1039
1040
1040
1041
1041
1042
1042
1043
1043
1044
1044
1045
1045
1046
1046
1047
1047
1048
1048
1049
1049
1050
1050
1051
1051
1052
1052
1053
1053
1054
1054
1055
1055
1056
1056
1057
1057
1058
1058
1059
1059
1060
1060
1061
1061
1062
1062
1063
1063
1064
1064
1065
1065
1066
1066
1067
1067
1068
1068
1069
1069
1070
1070
1071
1071
1072
1072
1073
1073
1074
1074
1075
1075
1076
1076
1077
1077
1078
1078
1079
1079
1080
1080
1081
1081
1082
1082
1083
1083
1084
1084
1085
1085
1086
1086
1087
1087
1088
1088
1089
1089
1090
1090
1091
1091
1092
1092
1093
1093
1094
1094
1095
1095
1096
1096
1097
1097
1098
1098
1099
1099
1100
1100
1101
1101
1102
1102
1103
1103
1104
1104
1105
1105
1106
1106
1107
1107
1108
1108
1109
1109
1110
1110
1111
1111
1112
1112
1113
1113
1114
1114
1115
1115
1116
1116
1117
1117
1118
1118
1119
1119
1120
1120
1121
1121
1122
1122
1123
1123
1124
1124
1125
1125
1126
1126
1127
1127
1128
1128
1129
1129
1130
1130
1131
1131
1132
1132
1133
1133
1134
1134
1135
1135
1136
1136
1137
1137
1138
1138
1139
1139
1140
1140
1141
1141
1142
1142
1143
1143
1144
1144
1145
1145
1146
1146
1147
1147
1148
1148
1149
1149
1150
1150
1151
1151
1152
1152
1153
1153
1154
1154
1155
1155
1156
1156
1157
1157
1158
1158
1159
1159
1160
1160
1161
1161
1162
1162
1163
1163
1164
1164
1165
1165
1166
1166
1167
1167
1168
1168
1169
1169
1170
1170
1171
1171
1172
1172
1173
1173
1174
1174
1175
1175
1176
1176
1177
1177
1178
1178
1179
1179
1180
1180
1181
1181
1182
1182
1183
1183
1184
1184
1185
1185
1186
1186
1187
1187
1188
1188
1189
1189
1190
1190
1191
1191
1192
1192
1193
1193
1194
1194
1195
1195
1196
1196
1197
1197
1198
1198
1199
1199
1200
1200
1201
1201
1202
1202
1203
1203
1204
1204
1205
1205
1206
1206
1207
1207
1208
1208
1209
1209
1210
1210
1211
1211
1212
1212
1213
1213
1214
1214
1215
1215
1216
1216
1217
1217
1218
1218
1219
1219
1220
1220
1221
1221
1222
1222
1223
1223
1224
1224
1225
1225
1226
1226
1227
1227
1228
1228
1229
1229
1230
1230
1231
1231
1232
1232
1233
1233
1234
1234
1235
1235
1236
1236
1237
1237
1238
1238
1239
1239
1240
1240
1241
1241
1242
1242
1243
1243
1244
1244
1245
1245
1246
1246
1247
1247
1248
1248
1249
1249
1250
1250
1251
1251
1252
1252
1253
1253
1254
1254
1255
1255
1256
1256
1257
1257
1258
1258
1259
1259
1260
1260
1261
1261
1262
1262
1263
1263
1264
1264
1265
1265
1266
1266
1267
1267
1268
1268
1269
1269
1270
1270
1271
1271
1272
1272
1273
1273
1274
1274
1275
1275
1276
1276
1277
1277
1278
1278
1279
1279
1280
1280
1281
1281
1282
1282
1283
1283
1284
1284
1285
1285
1286
1286
1287
1287
1288
1288
1289
1289
1290
1290
1291
1291
1292
1292
1293
1293
1294
1294
1295
1295
1296
1296
1297
1297
1298
1298
1299
1299
1300
1300
1301
1301
1302
1302
1303
1303
1304
1304
1305
1305
1306
1306
1307
1307
1308
1308
1309
1309
1310
1310
1311
1311
1312
1312
1313
1313
1314
1314
1315
1315
1316
1316
1317
1317
1318
1318
1319
1319
1320
1320
1321
1321
1322
1322
1323
1323
1324
1324
1325
1325
1326
1326
1327
1327
1328
1328
1329
1329
1330
1330
1331
1331
1332
1332
1333
1333
1334
1334
1335
1335
1336
1336
1337
1337
1338
1338
1339
1339
1340
1340
1341
1341
1342
1342
1343
1343
1344
1344
1345
1345
1346
1346
1347
1347
1348
1348
1349
1349
1350
1350
1351
1351
1352
1352
1353
1353
1354
1354
1355
1355
1356
1356
1357
1357
1358
1358
1359
1359
1360
1360
1361
1361
1362
1362
1363
1363
1364
1364
1365
1365
1366
1366
1367
1367
1368
1368
1369
1369
1370
1370
1371
1371
1372
1372
1373
1373
1374
1374
1375
1375
1376
1376
1377
1377
1378
1378
1379
1379
1380
1380
1381
1381
1382
1382
1383
1383
1384
1384
1385
1385
1386
1386
1387
1387
1388
1388
1389
1389
1390
1390
1391
1391
1392
1392
1393
1393
1394
1394
1395
1395
1396
1396
1397
1397
1398
1398
1399
1399
1400
1400
1401
1401
1402
1402
1403
1403
1404
1404
1405
1405
1406
1406
1407
1407
1408
1408
1409
1409
1410
1410
1411
1411
1412
1412
1413
1413
1414
1414
1415
1415
1416
1416
1417
1417
1418
1418
1419
1419
1420
1420
1421
1421
1422
1422
1423
1423
1424
1424
1425
1425
1426
1426
1427
1427
1428
1428
1429
1429
1430
1430
1431
1431
1432
1432
1433
1433
1434
1434
1435
1435
1436
1436
1437
1437
1438
1438
1439
1439
1440
1440
1441
1441
1442
1442
1443
1443
1444
1444
1445
1445
1446
1446
1447
1447
1448
1448
1449
1449
1450
1450
1451
1451
1452
1452
1453
1453
1454
1454
1455
1455
1456
1456
1457
1457
1458
1458
1459
1459
1460
1460
1461
1461
1462
1462
1463
1463
1464
1464
1465
1465
1466
1466
1467
1467
1468
1468
1469
1469
1470
1470
1471
1471
1472
1472
1473
1473
1474
1474
1475
1475
1476
1476
1477
1477
1478
1478
1479
1479
1480
1480
1481
1481
1482
1482
1483
1483
1484
1484
1485
1485
1486
1486
1487
1487
1488
1488
1489
1489
1490
1490
1491
1491
1492
1492
1493
1493
1494
1494
1495
1495
1496
1496
1497
1497
1498
1498
1499
1499
1500
1500
1501
1501
1502
1502
1503
1503
1504
1504
1505
1505
1506
1506
1507
1507
1508
1508
1509
1509
1510
1510
1511
1511
1512
1512
1513
1513
1514
1514
1515
1515
1516
1516
1517
1517
1518
1518
1519
1519
1520
1520
1521
1521
1522
1522
1523
1523
1524
1524
1525
1525
1526
1526
1527
1527
1528
1528
1529
1529
1530
1530
1531
1531
1532
1532
1533
1533
1534
1534
1535
1535
1536
1536
1537
1537
1538
1538
1539
1539
1540
1540
1541
1541
1542
1542
1543
1543
1544
1544
1545
1545
1546
1546
1547
1547
1548
1548
1549
1549
1550
1550
1551
1551
1552
1552
1553
1553
1554
1554
1555
1555
1556
1556
1557
1557
1558
1558
1559
1559
1560
1560
1561
1561
1562
1562
1563
1563
1564
1564
1565
1565
1566
1566
1567
1567
1568
1568
1569
1569
1570
1570
1571
1571
1572
1572
1573
1573
1574
1574
1575
1575
1576
1576
1577
1577
1578
1578
1579
1579
1580
1580
1581
1581
1582
1582
1583
1583
1584
1584
1585
1585
1586
1586
1587
1587
1588
1588
1589
1589
1590
1590
1591
1591
1592
1592
1593
1593
1594
1594
1595
1595
1596
1596
1597
1597
1598
1598
1599
1599
1600
1600
1601
1601
1602
1602
1603
1603
1604
1604
1605
1605
1606
1606
1607
1607
1608
1608
1609
1609
1610
1610
1611
1611
1612
1612
1613
1613
1614
1614
1615
1615
1616
1616
1617
1617
1618
1618
1619
1619
1620
1620
1621
1621
1622
1622
1623
1623
1624
1624
1625
1625
1626
1626
1627
1627
1628
1628
1629
1629
1630
1630
1631
1631
1632
1632
1633
1633
1634
1634
1635
1635
1636
1636
1637
1637
1638
1638
1639
1639
1640
1640
1641
1641
1642
1642
1643
1643
1644
1644
1645
1645
1646
1646
1647
1647
1648
1648
1649
1649
1650
1650
1651
1651
1652
1652
1653
1653
1654
1654
1655
1655
1656
1656
1657
1657
1658
1658
1659
1659
1660
1660
1661
1661
1662
1662
1663
1663
1664
1664
1665
1665
1666
1666
1667
1667
1668
1668
1669
1669
1670
1670
1671
1671
1672
1672
1673
1673
1674
1674
1675
1675
1676
1676
1677
1677
1678
1678
1679
1679
1680
1680
1681
1681
1682
1682
1683
1683
1684
1684
1685
1685
1686
1686
1687
1687
1688
1688
1689
1689
1690
1690
1691
1691
1692
1692
1693
1693
1694
1694
1695
1695
1696
1696
1697
1697
1698
1698
1699
1699
1700
1700
1701
1701
1702
1702
1703
1703
1704
1704
1705
1705
1706
1706
1707
1707
1708
1708
1709
1709
1710
1710
1711
1711
1712
1712
1713
1713
1714
1714
1715
1715
1716
1716
1717
1717
1718
1718
1719
1719
1720
1720
1721
17
```

```

1 // init audio control bus
2 oc_i2c_init_device(&i2cAudioControl);
3
4 // allocate sample buffer
5 volatile void
6 *sampleSpace = alt_uncached_malloc(AUDIO_SAMPLE_SPACE);
7
8 // init the wm8731 connection
9 if (wm8731_audio_init_device(&wm8731, AUDIO_SGDMA_TX_NAME, AUDIO_DAC_DESCRIPTOR_BASE,
10 AUDIO_SGDMA_RX_NAME, AUDIO_ADC_DESCRIPTOR_BASE, sampleSpace, AUDIO_SAMPLE_SPACE,
11 AUDIO_BUFFERS_PER_STREAM, NIL_MEM_BASE, NIL_MEM_SIZE) < 0){
12     ERROR("Can not init wm8731 audio device");
13     return false;
14 }
15
16 // open audio device
17 audioDeviceHandle = open(WM8731_NAME, O_RDWR, 0);
18
19 //wm8731_set_analog_path(&wm8731, WM8731_ANALOGUE_INSEL|WM8731_ANALOGUE_SIDEATT_N15 |
20 WM8731_ANALOGUE_SIDETONE | WM8731_ANALOGUE_DACSEL | WM8731_ANALOGUE_BYPASS); // 0xF8
21 #if AUDIO_MICROPHONE_ENABLE
22 if (!wm8731_set_analog_path(&wm8731_control,
23     WM8731_ANALOGUE_MICBOOST| WM8731_ANALOGUE_INSEL| WM8731_ANALOGUE_SIDEATT_N15 |
24     WM8731_ANALOGUE_SIDETONE | WM8731_ANALOGUE_DACSEL| WM8731_ANALOGUE_BYPASS))
25     return false;
26 #else
27 if (!wm8731_set_analog_path(&wm8731_control, WM8731_ANALOGUE_SIDEATT_N15 |
28     WM8731_ANALOGUE_SIDETONE | WM8731_ANALOGUE_DACSEL| WM8731_ANALOGUE_BYPASS))
29     return false;
30 #endif
31
32 // set volume
33 if (!wm8731_set_linein_vol(&wm8731_control, WM8731_VOL_BOTH, 0x17)) // 0x17 0dB gain
34     return false;
35
36 /**
37 * Init the SD-Card driver
38 */
39 bool init_sd(){
40     // init spi bus
41     if (spi_master_init_device(&spi) < 0)
42         return false;
43
44     // create the mmc block device
45     if (mmc_spi_init_device(&mmcDev, &spi) == 0){
46         INFO("SD/MMC device created");
47         return true;
48     }
49
50 /**
51 * Exit the SD-Card driver
52 */
53 void exit_sd(){
54     mmc_spi_exit_device(&mmcDev);
55 }
56
57 /**
58 * Set the position of the chooser
59 */
60 void ui_chooser_set_pos(int _pos){
61     chooserPosition = max(0, min(_pos, chooserList.listEntriesNum-UI_CHOOSER_ENTRIES));
62
63     ui_chooser_refresh();
64 }
65
66 /**
67 * Shows a given chooser position
68 */
69 void ui_chooser_show_pos(int _pos){
70     // ahead?
71     if (_pos >= chooserPosition+UI_CHOOSER_ENTRIES)
72         ui_chooser_set_pos(_pos-UI_CHOOSER_ENTRIES-1);
73     else
74     // above
75     if (_pos < chooserPosition)
76         ui_chooser_set_pos(_pos);

```

```

1     else
2         ui_chooser_refresh();
3 }
4 /**
5  * Set the current directory
6 */
7 void ui_chooser_set_directory(const char *_dir){
8     // set the current dir
9     strncpy(uiChooserDirectory, _dir, sizeof(uiChooserDirectory));
10    // set the labels text
11    gui_button_set_text(&btChooserDirectory, uiChooserDirectory);
12
13    // enable/disable (parent dir selector)
14    gui_set_disabled(&btChooserDirectory, str_equals(uiChooserDirectory, "/"));
15
16    // create the dir list
17    list_create_by_dir(uiChooserDirectory, &chooserList);
18
19    // scroll up
20    ui_chooser_set_pos(0);
21 }
22 /**
23  * Mount the SD-Card, init partition device and fat filesystem
24 */
25 bool mount_card(){
26     // mount partitions
27     if (partition_init_device(&fs) == 0){
28
29         // mount filesystem
30         if (fat_init_device(&fat) == 0){
31             return true;
32         }else
33             partition_exit_device(&fs);
34     }
35
36 }
37 /**
38  * Unmount the SD-Card
39 */
40 void unmount_card(){
41     // unmount fat
42     fat_exit_device(&fat);
43     // unmound fs
44     partition_exit_device(&fs);
45 }
46 /**
47  * Create a file list
48 */
49 void list_create_by_dir(const char *_dir, list_t *_list){
50     // clear the chooser list
51     list_clear(&chooserList);
52
53     // read directory of root filesystem
54     fat_file_t
55         *file;
56     fat_result_t
57         res;
58
59     log(1, "reading directory: '%s'", _dir);
60     if ((res=fat_open(&fat, _dir, -1, O_RDONLY, 0, &file)) >=0){
61         fat_find_t
62             find;
63         entry_type_t
64             type;
65         int
66             len = strlen(find.filename);
67         if (fat_is_direntry(&find)){
68             if (strcmp(find.filename, ".") != 0 && strcmp(find.filename, "..") != 0)
69                 type = DIR_ENTRY;
70             else
71                 continue;
72         }
73         if (strcmp(find.filename+len-4, ".mp3") == 0)
74             type = MP3_ENTRY;

```

```

1      else
2          if (strcmp(find.filename+len-4, ".wav") == 0)
3              type = WAV_ENTRY;
4          else
5              continue;
6
7          if (list_add_entry(&chooserList, find.filename, type) < 0)
8              break;
9
10     }
11
12     fat_close(file);
13 }else{
14     ERROR("could not open dir");
15 }

16     list_sort(&chooserList);
17 }
18 /**
19 * Stop playback or recording
20 */
21 void ui_stop_playback_or_recording(){
22     // stop the current state
23     if (uiState == STATE_MP3_PLAYBACK) {
24         log(1, "stop mp3 playback");
25         mp3_exit_playback(&mp3Play);
26     }
27     else
28     if (uiState == STATE_WAV_PLAYBACK) {
29         log(1, "stop wav playback");
30         wav_exit_playback(&wavPlay);
31     }
32     else
33     if (uiState == STATE_WAV_RECORDING) {
34         log(1, "stop recording");
35         if (wav_exit_recording(&wavRecord) == 0){
36             list_add_entry(&chooserList, currentDisplayname, WAV_ENTRY);
37             list_sort(&chooserList);

38             ui_playlist_create_by_chooser();

39             // set selected entry
40             ui_playlist_select_entry(list_find_index_by_name(&uiPlaylist, currentDisplayname));

41             int
42                 selected = list_find_index_by_name(&chooserList, currentDisplayname);
43                 // refresh chooser, position the selection on top
44                 ui_chooser_show_pos(selected);
45             }
46         }
47     }
48 /**
49 * Reset the playlist (clear all entries)
50 */
51 void ui_playlist_reset(){
52     uiPlaylistSelectedEntry = UI_UNSELECTED_ENTRY;
53     strcpy(uiPlaylistDirectory, "");
54     list_clear(&uiPlaylist);
55 }
56 /**
57 * Reset the chooser list
58 */
59 void ui_chooser_reset(){
60     gui_set_disabled(&btChooserDirectory, true);
61     list_clear(&chooserList);
62     strcpy(uiChooserDirectory, "");
63     ui_chooser_set_pos(0);
64 }
65 /**
66 * Reset the ui
67 */
68 void ui_reset(){
69     ui_playlist_reset();
70     ui_chooser_reset();
71     // un-select buttons
72     ui_set_pause(false);
73     // un-select play

```

```

1  gui_button_select(&btPlay, false);
2  // un-select rec
3  gui_button_select(&btRec, false);
4  // disable buttons
5  gui_set_disabled(&btRec, true);
6  gui_set_disabled(&btPlay, true);
7  gui_set_disabled(&btPause, true);
8  gui_set_disabled(&btNext, true);
9  gui_set_disabled(&btPrev, true);
10 gui_set_disabled(&btStop, true);

11 gui_button_set_text(&labelTrack, "");
12 gui_button_set_text(&labelTrackTime, "00:00");
13 }
14 /**
15 * Init playback
16 */
17 void ui_init_playback(){
18     // un-select pause
19     ui_set_pause(false);

20     // enable/disable prev button
21     gui_set_disabled(&btPrev, uiPlaylistSelectedEntry <= 0);

22     // enable/disable next button
23     gui_set_disabled(&btNext, uiPlaylistSelectedEntry >= uiPlaylist.listEntriesNum-1);
24 }
25 /**
26 * State transition function
27 */
28 void ui_set_next_state(state_t _nextState){
29     // stop playback or recording...(depends on current state)
30     ui_stop_playback_or_recording();

31     // start time
32     lastSecondsLeftNum = -1;
33
34     // is next state the "unmounted" state
35     if (_nextState == STATE_UNMOUNTED){
36         // unmount the file system etc.
37         unmount_card();

38         // reset the ui
39         ui_reset();

40         // set the new text on the button
41         gui_button_set_text(&btEject, UI_LABEL_MOUNT_TEXT);
42     }
43     else
44         // set the next state
45     if(_nextState == STATE_MP3_PLAYBACK){
46         ui_init_playback();
47         mp3_init_playback(&mp3Play, audioDeviceHandle, currentFilename);
48         gui_button_set_text(&labelTrack, currentDisplayname);
49
50         // select play
51         gui_button_select(&btPlay, true);
52         // disable rec
53         gui_set_disabled(&btRec, true);
54     }
55     else
56     if(_nextState == STATE_WAV_PLAYBACK){
57         ui_init_playback();
58         wav_init_playback(&wavPlay, audioDeviceHandle, currentFilename);
59         gui_button_set_text(&labelTrack, currentDisplayname);

60         // select play
61         gui_button_select(&btPlay, true);

62         // disable rec
63         gui_set_disabled(&btRec, true);
64     }
65     if (ui_create_record_name() < 0){
66         ERROR("could not generate name");
67         return;
68     }
69     wav_init_recording(&wavRecord, audioDeviceHandle,

```

```

1      currentFilename, 44100, 16, AUDIO_CHANNEL_BOTH);
2      gui_button_set_text(&labelTrack, currentDisplayname);
3      // select rec
4      gui_button_select(&btRec, true);
5      // disable play
6      gui_set_disabled(&btPlay, true);
7  }else
8  if(_nextState == STATE_STOP){

9      if (uiState == STATE_UNMOUNTED/* && _nextState != STATE_UNMOUNTED*/){
10         if (mount_card()){
11             // set the new text on the button
12             gui_button_set_text(&btEject, UI_LABEL_UNMOUNT_TEXT);

13             // enable stop button
14             gui_set_disabled(&btStop, false);

15             // read the directory
16             ui_chooser_set_directory("/");
17             uiPlaylistDirty = true;

18             // set the chooser to position 0
19             ui_chooser_set_pos(0);
20         }else
21             return;
22     }

23     // un-select play
24     gui_button_select(&btPlay, false);
25     // un-select rec
26     gui_button_select(&btRec, false);

27     // un-select pause
28     ui_set_pause(false);

29     // enable buttons
30     gui_set_disabled(&btRec, false);
31     gui_set_disabled(&btPlay, false);
32     gui_set_disabled(&btPause, false);
33 }
34 uiState = _nextState;
35 }
36 /**
37 * Searches the list and finds next playable entry
38 */
39 int ui_find_next_entry(){
40     int
41     selected = uiPlaylistSelectedEntry+1;

42     while (selected >= 0 && selected < uiPlaylist.listEntriesNum){
43         if (uiPlaylist.listEntries[selected].type != DIR_ENTRY){
44             return selected;
45         }
46         selected++;
47     }
48     return uiPlaylist.listEntriesNum;
49 }
50 /**
51 * Searches the list and finds previous playable entry
52 */
53 int ui_find_prev_entry(){
54     int
55     selected = uiPlaylistSelectedEntry-1;

56     while (selected >= 0 && selected < uiPlaylist.listEntriesNum){
57         if (uiPlaylist.listEntries[selected].type != DIR_ENTRY){
58             return selected;
59         }
60         selected--;
61     }
62     return UI_UNSELECTED_ENTRY;
63 }
64 /**
65 * Create a playlist by the chooser list
66 */
67 void ui_playlist_create_by_chooser(){
68     // clear playlist
69     list_clear(&uiPlaylist);

```

```

1   int
2     i;
3
4     for (i=0; i < chooserList.listEntriesNum; i++){
5       if (chooserList.listEntries[i].type != DIR_ENTRY){
6         list_add_entry(&uiPlaylist, chooserList.listEntries[i].name,
7                         chooserList.listEntries[i].type);
8       }
9
10    // set the playlists directory
11    strcpy(uiPlaylistDirectory, uiChooserDirectory);
12
13  }
14
15  /**
16   * Refresh the chooser ui
17   */
18  void ui_chooser_refresh(){
19    bool
20    selectedInCurrentDir = str_equals(uiPlaylistDirectory, uiChooserDirectory);
21
22    int
23      i, minEntries = min(chooserList.listEntriesNum, UI_CHOOSER_ENTRIES);
24
25    for (i=0; i < UI_CHOOSER_ENTRIES; i++){
26      gui_button_select(&labelDirEntries[i], uiPlaylistSelectedEntry != UI_UNSELECTED_ENTRY &&
27      selectedInCurrentDir &&
28      (i+chooserPosition >= 0 && i+chooserPosition < chooserList.listEntriesNum) &&
29      (str_equals(uiPlaylist.listEntries[uiPlaylistSelectedEntry].name,
30      chooserList.listEntries[i+chooserPosition].name)));
31
32      if (i < minEntries){
33        gui_button_set_text(&labelDirEntries[i],
34          chooserList.listEntries[chooserPosition+i].name);
35        gui_set_disabled(&labelDirEntries[i], false);
36        switch(chooserList.listEntries[chooserPosition+i].type){
37          case DIR_ENTRY:{
38            labelDirEntries[i].unselectedSchema = &csDirEntryUnselected;
39            break;
40          }
41          default:{
42            labelDirEntries[i].unselectedSchema = &csEntryUnselected;
43            break;
44          }
45        }
46      }
47    }
48  }
49
50  // set the up/down buttons enabled/disabled
51  gui_set_disabled(&bUp, chooserPosition <= 0);
52  gui_set_disabled(&bDown, chooserPosition >= chooserList.listEntriesNum-UI_CHOOSER_ENTRIES);
53
54 /**
55  * Set pause (indirect state)
56  */
57 void ui_set_pause(bool _pause){
58   gui_button_select(&btPause, _pause);
59   uiPause = _pause;
60 }
61
62 /**
63  * Create a name for the recording file
64  */
65 int ui_create_record_name(){
66   int
67     errorCount=1000; // TODO Constant
68   char
69     formattedTime[32];
70   time_t timeVal;
71   if (time(&timeVal) != -1){
72     struct tm *stm = localtime(&timeVal);
73     sprintf(formattedTime, "%02i.%02i.%04i_%02ih%02im%02is",
74             stm->tm_mday, stm->tm_mon+1, stm->tm_year+1900, stm->tm_hour, stm->tm_min, stm->tm_sec);

```

```

1     recordingNum = 0;
2 }else
3     formattedTime[0] = 0;
4
5 do{
6     strcpy(currentFilename, "/mnt/root");
7     strcat(currentFilename, uiChooserDirectory);
8     if (!str_equal(uiChooserDirectory, "/"))
9         strcat(currentFilename, "/");
10    if (recordingNum == 0)
11        sprintf(currentDisplayname, "recording%s.wav", formattedTime);
12    else
13        sprintf(currentDisplayname, "recording%s_%d.wav", formattedTime, recordingNum);
14
15    recordingNum++;
16
17    // try to open the file
18    int
19        file = open(currentFilename, O_RDONLY, 0);
20    if (file >= 0)
21        close(file);
22    else
23        if (ALT_ERRNO == ENOENT)
24            return 0;
25
26    }while(errorCount--);
27    return -EIO;
28 }
29 /**
30 * Create names for display and file access
31 */
32 void ui_create_selection_names(int _selected){
33     strcpy(currentFilename, "/mnt/root");
34     strcat(currentFilename, uiPlaylistDirectory);
35     if (!str_equal(uiPlaylistDirectory, "/"))
36         strcat(currentFilename, "/");
37     strcat(currentFilename, uiPlaylist.listEntries[_selected].name);
38     strcpy(currentDisplayname, uiPlaylist.listEntries[_selected].name);
39 }
40 /**
41 * Select an entry in the playlist
42 */
43 int ui_playlist_select_entry(int _selected){
44     if (_selected>=0 && _selected < uiPlaylist.listEntriesNum){
45         ui_create_selection_names(_selected);
46         uiPlaylistSelectedEntry = _selected;
47         return _selected;
48     }
49     return -1;
50 }
51 /**
52 * Start playback of an entry
53 */
54 int ui_play_entry(int _selected){
55     if (ui_playlist_select_entry(_selected) >= 0){
56     /*
57         int
58         selected = list_find_index_by_name(&chooserList, currentDisplayname);
59         // refresh chooser, position the selection on top
60         ui_chooser_show_pos(selected);
61     */
62         if (uiPlaylist.listEntries[_selected].type == MP3_ENTRY){
63             ui_set_next_state(STATE_MP3_PLAYBACK);
64             return 0;
65         }else
66             if (uiPlaylist.listEntries[_selected].type == WAV_ENTRY){
67                 ui_set_next_state(STATE_WAV_PLAYBACK);
68                 return 0;
69             }
70     }
71     ui_set_next_state(STATE_STOP);
72     return -1;
73 }
```

```

1  /**
2   * Callback function from the ui buttons
3   */
4 void ui_button_listener(gui_button_t *_button, bool _state){
5     int id = _button->comp.id;
6     char concatBuffer[256];
7     //log(1, "button: %d state:%d", id, _state);
8     if (id == UI_RECORD_ID){
9       ui_set_next_state(STATE_WAV_RECORDING);
10    }else
11
12    if (id == UI_EJECT_ID){
13      if (uiState != STATE_UNMOUNTED) {
14        // unmount
15        ui_set_next_state(STATE_UNMOUNTED);
16      }else
17        ui_set_next_state(STATE_STOP);
18
19    }else
20    if (id == UI_BUTTON_STOP_ID){
21      ui_set_next_state(STATE_STOP);
22    }else
23    if (id == UI_BUTTON_PLAY_ID){
24      ui_play_entry(uiPlaylistSelectedEntry);
25      ui_chooser_refresh();
26    }else
27    if (id == UI_BUTTON_NEXT_ID){
28      ui_play_entry(ui_find_next_entry());
29      ui_chooser_refresh();
30    }else
31    if (id == UI_BUTTON_PREV_ID){
32      ui_play_entry(ui_find_prev_entry());
33      ui_chooser_refresh();
34    }else
35    if (id == UI_BUTTON_PAUSE_ID){
36      uiPause = _state;
37    }else
38    if (id == UI_DIRECTORY_ID){
39
40      strcpy(concatBuffer, uiChooserDirectory);
41      char *ptr = strrchr(concatBuffer, '/');
42      // set parent directory
43      if (ptr >= concatBuffer){
44        if (ptr == concatBuffer)
45          concatBuffer[1] = 0;
46        else
47          *ptr=0;
48        ui_chooser_set_directory(concatBuffer);
49        uiPlaylistDirty = true;
50      }
51    }else
52    if (id ==UI_BUTTON_UP_ID){
53      ui_chooser_set_pos(chooserPosition-1);
54    }else
55    if (id ==UI_BUTTON_DOWN_ID){
56      ui_chooser_set_pos(chooserPosition+1);
57    }else
58    if (id >= UI_ENTRIES_START_ID){
59      int selected = chooserPosition+id-UI_ENTRIES_START_ID;
60
61      if (chooserList.listEntries[selected].type == DIR_ENTRY){
62
63        strcpy(concatBuffer, uiChooserDirectory);
64        if (strlen(uiChooserDirectory) != 1)
65          strcat(concatBuffer, "/");
66        strcat(concatBuffer, chooserList.listEntries[selected].name);
67
68        ui_chooser_set_directory(concatBuffer);
69        uiPlaylistDirty = true;
70      }else{
71        // new dir ?
72        if (uiPlaylistDirty){
73
74

```

```

1          // create a new playlist
2          ui_playlist_create_by_chooser();
3      }
4      selected = list_find_index_by_name(&uiPlaylist, chooserList.listEntries[selected].name);
5      ui_play_entry(selected);
6      ui_chooser_refresh();
7  }
8 }
9 */
10 /**
11 * Init the internal timer (no RTC present in system, so fixed date is used)
12 */
13 void init_time(){
14     struct tm now={
15         .tm_sec  = 0,
16         .tm_min  = 0,
17         .tm_hour = 0,
18         .tm_mday = 29,
19         .tm_mon  = 6,
20         .tm_year = 108,
21         .tm_wday = 2,
22         .tm_yday = 0,
23         .tm_isdst= 0
24     };
25     struct timeval now_time_val;
26     time_t
27         time= mktime(&now);
28     now_time_val.tv_sec = time;
29     settimeofday(&now_time_val, NULL);
30 }
31 /**
32 * The MAIN routine, contains the control logic for all peripheral access
33 */
34 int main() {
35     #ifdef PERFORMANCE_TEST
36     PERF_RESET(PERFORMANCE_COUNTER_0_BASE);
37     PERF_START_MEASURING(PERFORMANCE_COUNTER_0_BASE);
38     #endif
39     // init system clock
40     init_time();
41     // init the lcd display and gfx context
42     if (!init_lcd()){
43         return 1;
44     }
45     // init ps2, buttons, touchpanel
46     if (!init_ui()){
47         return 1;
48     }
49     // init audio hw/sw
50     if (!init_audio()){
51         return 1;
52     }
53     // init mp3 decoding
54     if (mp3_init_decode() < 0)
55         return 1;
56     // init sd device
57     if (!init_sd()){
58         return 1;
59     }
60     // init graphical user interface
61     init_gui();
62     // init the button states etc.
63     ui_reset();
64     // set the ui state (tries to mount the card) if unmounted
65     ui_set_next_state(STATE_STOP);
66
67     uint32_t
68         oldFrameNum=0; // frame counter
69     uint8_t
70         lineOutVol=WM8731_LINEOUT_DEFAULT_VOL; // default volume
71     // main loop

```

```

1 do{
2     ad7843_msg_t
3         msg;
4     queue_msg_t
5         state;
6
7     // is a button (on the bord) pressed?
8     if (queue_get_next(&queue, &state)) {
9         /* && !state.repeat*/
10        if (state.state== QUEUE_STATE_PRESSED || state.state==QUEUE_STATE_REPEAT) {
11            // decrease volume
12            if (state.code == 0){
13                if (lineOutVol >= WM8731_LINEOUT_MIN_VOL)
14                    wm8731_set_lineout_vol(wm8731.control, WM8731_VOL_BOTH, lineOutVol--);
15            }else
16                // increase volume
17            if (state.code == 1){
18                if (lineOutVol < WM8731_LINEOUT_MAX_VOL)
19                    wm8731_set_lineout_vol(wm8731.control, WM8731_VOL_BOTH, lineOutVol++);
20            }
21 #ifdef PERFORMANCE_TEST
22        else
23            if (state.code == 2)
24                break;
25        #endif
26    }
27    //return 0;
28 }
29 else
30     // key on ps2 keyboard pressed/release etc.?
31     if (oc_ps2_has_next(&ps2)){
32         gui_key_t
33             key;
34         uint32_t
35             data = oc_ps2_get_next(&ps2);
36
37         key.ascii = KEY_GET_ASCII(data);
38         key.code = KEY_GET_CODE(data);
39         key.type = (data & KEY_STATE_PRESSED)?
40             ((data & KEY_STATE_REPEAT)?GUI_KEY_REPEAT:GUI_KEY_DOWN):GUI_KEY_UP;
41
42         log(1, "key code: %d", key.code);
43
44         // delegate the key to the gui
45         gui_fire_key_event(&gui, &key);
46
47     }else
48     // a message from the touchpanel?
49     if (ad7843_get_next_msg(&touchpanel, &msg)){
50
51         // delegate the mouse
52         gui_fire_mouse_event(&gui, msg.x, msg.y, msg.penDown);
53
54         // paused ?
55         if (!uiPause){
56             switch(uiState){
57                 // do the mp3 continues playback
58                 case STATE_MP3_PLAYBACK:{
59
60                     mp3_play_next(&mp3Play);
61
62                     if (mp3Play.errorCode != 0){
63                         ui_play_entry(ui_find_next_entry());
64                         ui_chooser_refresh();
65                     }else{
66                         // create track time display
67                         int
68                             secondsLeftNum = mp3_get_seconds_left(&mp3Play);
69                         if (secondsLeftNum >= 0 &&
70                             (secondsLeftNum < lastSecondsLeftNum || lastSecondsLeftNum == -1) ){
71                             sprintf(secondsLeft, "%.2d:%.2d", secondsLeftNum/60, secondsLeftNum%60);
72                             gui_button_set_text(&labelTrackTime, secondsLeft);
73                             lastSecondsLeftNum = secondsLeftNum;
74                         }
75                     }
76                 }
77             }
78         }
79
80         // do the wav playback
81     }
82 }
```

```

1      case STATE_WAV_PLAYBACK:{
2          wav_play_next(&wavPlay);
3
4          if (wavPlay.errorCode != 0){
5              ui_play_entry(ui_find_next_entry());
6              ui_chooser_refresh();
7          }else{
8              // create track time display
9              int
10             secondsLeftNum = wav_get_seconds_left(&wavPlay);
11             if (secondsLeftNum >= 0 &&
12                 (secondsLeftNum < lastSecondsLeftNum || lastSecondsLeftNum == -1) ){
13                 sprintf(secondsLeft, "%2d:%2d", secondsLeftNum/60, secondsLeftNum%60);
14                 gui_button_set_text(&labelTrackTime, secondsLeft);
15                 lastSecondsLeftNum = secondsLeftNum;
16             }
17         }
18     }
19     break;
20
21     // record further bytes
22     case STATE_WAV_RECORDING:{
23         wav_record_next(&wavRecord, 2048);
24         break;
25     }
26     default:
27         break;
28     }
29
30     // repaint the components
31     uint32_t
32     newFrameNum = gfx.display->frameNum;
33
34     // a new frame has begun?
35     if (newFrameNum != oldFrameNum){
36         gui_repaint(&gui);
37         oldFrameNum = newFrameNum;
38     }
39
40     }while(1);
41     //-----
42     // program never reaches here, but for completeness
43     // show how to de-init all devices
44     //-----
45     // unmount the card
46     unmount_card();
47     // exit the sd device
48     exit_sd();
49
50     #ifdef PERFORMANCE_TEST
51     PERF_STOP_MEASURING(PERFORMANCE_COUNTER_0_BASE);
52     perf_print_formatted_report(PERFORMANCE_COUNTER_0_BASE, SD_CONTROLLER_FREQ, 1,
53         "mp3 decode bytes");
54     printf("samplecount:%lu", sampleCount);
55     #endif
56
57     wm8731_audio_exit_device(&wm8731);
58
59     // exit button device
60     pio_button_exit_device(&buttons);
61     // exit the button queue
62     queue_exit_device(&queue);
63
64     // de-allocate mp3 decode memory
65     mp3_exit_decode();
66
67     return 0;
68 }
```

Quelltext 34: "open juke"-Referenzanwendung Hauptprogramm main.c

## I.6.2 GUI-Header-Datei

```

1  /*
2   * "open juke" - A NIOS2 based configurable SOPC Audiosystem
3   *
4   * The gui structure
5   *
6   * Copyright 2008-2011 by Birger Zimmermann, all rights reserved.
7   *
8   * $Id: $
9   */
10 #ifndef OJ_GUI_H_
11 #define OJ_GUI_H_
12
13 #include "gui/gui.h"
14 #include "gui/gui_button.h"
15 #include "gui/gui_panel.h"
16
17 // Color definitions
18 #define COL_MY_RED           GFX_RGB16(200,100,100)
19 #define COL_LTRED             GFX_RGB16(120,50,50)
20 #define COL_DKRED             GFX_RGB16(120,50,50)
21 #define COL_LTGREY            GFX_RGB16(200,200,200)
22
23 #define COL_GREY              GFX_RGB16(160,160,160)
24 #define COL_MIDGREY           GFX_RGB16(120,120,120)
25 #define COL_DKGREY            GFX_RGB16(100,100,100)
26 #define COL_DKDKGREY          GFX_RGB16(80,80,80)
27 #define COL_MY_BLUE           GFX_RGB16(050,050,200)
28
29 #define COL_BUTTON_CENTER     COL_LTGREY
30 #define COL_BUTTON_SELECTED   COL_GREY
31 #define COL_CHOOSER_BUTTON_SELECTED COL_MY_BLUE
32 #define COL_BUTTON_TOP        COL_WHITE
33 #define COL_BUTTON_BOTTOM     COL_DKGREY
34 #define COL_BUTTON_TEXT       COL_DKGREY
35
36 // UI position definitions
37 #define UI_POS_Y              0
38 #define UI_POS_X              0
39 #define UI_WIDTH              800
40 #define UI_HEIGHT             480
41
42 #define UI_BUTTON_MARGIN      6
43 #define UI_BUTTON_MARGIN_Y    12
44 #define UI_BUTTON_WIDTH       ((UI_WIDTH-5*UI_BUTTON_MARGIN) / 6)
45 #define UI_BUTTON_HEIGHT      90
46 #define UI_LABEL_HEIGHT        52
47 #define UI_TRACK_WIDTH         (4*UI_BUTTON_MARGIN+5*UI_BUTTON_WIDTH)
48 #define UI_TRACK_HEIGHT        (UI_LABEL_HEIGHT)
49 #define UI_BUTTON_2ROW_Y       (UI_LABEL_HEIGHT+UI_BUTTON_MARGIN_Y)
50
51 #define UI_CHOOSER_TITLE_POS_Y (UI_LABEL_HEIGHT+UI_BUTTON_MARGIN_Y*2+UI_BUTTON_HEIGHT)
52 #define UI_CHOOSER_TITLE_HEIGHT 52
53 #define UI_CHOOSER_TITLE_MARGIN 12
54
55 #define UI_CHOOSER_POS_Y      (UI_CHOOSER_TITLE_POS_Y+UI_CHOOSER_TITLE_MARGIN+UI_CHOOSER_TITLE_HEIGHT)
56 #define UI_CHOOSER_MARGIN      6
57
58 #define UI_CHOOSER_ROW_WIDTH   (UI_WIDTH-UI_CHOOSER_MARGIN-UI_BUTTON_WIDTH)
59 #define UI_CHOOSER_ROW_HEIGHT   52
60 #define UI_CHOOSER_ENTRIES     4
61
62 // UI message ids
63 #define UI_RECORD_ID          3
64 #define UI_EJECT_ID           4
65 #define UI_BUTTON_STOP_ID      5
66 #define UI_BUTTON_PLAY_ID      6
67 #define UI_BUTTON_NEXT_ID      7
68 #define UI_BUTTON_PREV_ID      8
69 #define UI_BUTTON_PAUSE_ID     9
70 #define UI_BUTTON_UP_ID        10
71 #define UI_BUTTON_DOWN_ID      11
72 #define UI_ENTRIES_START_ID   20
73 #define UI_DIRECTORY_ID        19
74
75 // UI texts
76 #define UI_LABEL_MOUNT_TEXT    "INSERT"

```

```

1 #define UI_LABEL_UNMOUNT_TEXT           "EJECT"
2 #define UI_LABEL_COPYRIGHT             "open juke, (c) 2008-2011 by Birger Zimmermann"
3 #define UI_LABEL_PAUSE                "PAUSE"
4 #define UI_LABEL_STOP                 "STOP"
5 #define UI_LABEL_NEXT                 "NEXT"
6 #define UI_LABEL_UP                  "UP"
7 #define UI_LABEL_DOWN                 "DOWN"
8 #define UI_LABEL_RECORD               "REC"
9 #define UI_LABEL_PLAY                 "PLAY"
10 #define UI_LABEL_PREV                "PREV"
11
12 // Components
13 extern gui_t gui;
14 extern gui_panel_t panel;
15 extern gui_button_t btPrev;
16 extern gui_button_t btPlay;
17 extern gui_button_t btRec;
18 extern gui_button_t btPause;
19 extern gui_button_t btStop;
20 extern gui_button_t btNext;
21 extern gui_button_t labelTrack;
22 extern gui_button_t labelTrackTime;
23 extern gui_button_t btChooserDirectory;
24 extern gui_button_t btEject;
25 extern gui_button_t btUp;
26 extern gui_button_t btDown;
27 extern gui_button_t labelDirEntries[];
28 extern gui_button_t labelCopyright;
29
30 // Color schemas
31 extern gui_color_schema_t csDirEntryUnselected;
32 extern gui_color_schema_t csEntryUnselected;
33
34 // Callback
35 extern void ui_button_listener(gui_button_t *_button, bool _state);
36 #endif /*OJ_GUI_H*/

```

Quelltext 35: "open juke"-Referenzanwendung GUI-Header-Datei oj\_gui.h

## J Hardware-Plattform Projekt-Dateien

### J.1 Synopsys-Design-Constraints-File

```

37 ## Creating and setting variables for clock paths to make code look cleaner
38 set System_Clock_int *|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]
39 set SSRAM_Clock_ext *|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[1]
40 set Slow_Clock_int *|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]
41
42 set DDR_Local_Clock *|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|
43 ddr_sdram_phy_alt_mem_phy_cii_i_inst|clk|pll1|altpll_component|auto_generated|pll1|clk[1]
44 set DDR_Controller_Clock *|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|
45 ddr_sdram_phy_alt_mem_phy_cii_i_inst|clk|pll1|altpll_component|auto_generated|pll1|clk[0]
46
47 set audio_18432_int the_audio_pll|altpll_component|auto_generated|pll1|clk[0]
48 set audio_16934_int the_audio_pll|altpll_component|auto_generated|pll1|clk[1]
49
50 ## cut paths between audio pll and system clk
51 set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks $audio_18432_int]
52 set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks $audio_16934_int]
53 set_false_path -from [get_clocks $audio_18432_int] -to [get_clocks $DDR_Controller_Clock]
54 set_false_path -from [get_clocks $audio_16934_int] -to [get_clocks $DDR_Controller_Clock]
55
56 set_false_path -from [get_clocks $audio_18432_int] -to [get_clocks $audio_16934_int]
57 set_false_path -from [get_clocks $audio_16934_int] -to [get_clocks $audio_18432_int]
58
59 ## Cutting the paths between the system clock and ddr controller clock
60 ## since there is a clock crossing bridge between them (FIFOs)
61 set_false_path -from [get_clocks {osc_clk}] -to [get_clocks $Slow_Clock_int]
62 set_false_path -from [get_clocks $Slow_Clock_int] -to [get_clocks {osc_clk}]

```

```

1 ## Cutting the paths between the system clock and ddr controller clock
2 ## since there is a clock crossing bridge between them (FIFOs)
3 set_false_path -from [get_clocks $Slow_Clock_int] -to [get_clocks $System_Clock_int]
4 set_false_path -from [get_clocks $System_Clock_int] -to [get_clocks $Slow_Clock_int]
5
6 ## Cutting the paths between the system clock and ddr controller clock
7 ## since there is a clock crossing bridge between them (FIFOs)
8 set_false_path -from [get_clocks $Slow_Clock_int] -to [get_clocks $DDR_Controller_Clock]
9 set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks $Slow_Clock_int]
10
11 ## Cutting the paths between the system clock and ddr controller clock
12 ## since there is a clock crossing bridge between them (FIFOs)
13 set_false_path -from [get_clocks {osc_clk}] -to [get_clocks $DDR_Controller_Clock]
14 set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks {osc_clk}]
15
16 ## Cutting the paths between the system clock and ddr controller clock
17 ## since there is a clock crossing bridge between them (FIFOs)
18 set_false_path -from [get_clocks $System_Clock_int] -to [get_clocks $DDR_Controller_Clock]
19 set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks $System_Clock_int]
20
21 ## Cutting the paths between the system clock and ddr local clock
22 ##since there is a clock crossing bridge between them (FIFOs)
23 set_false_path -from [get_clocks $System_Clock_int] -to [get_clocks $DDR_Local_Clock]
24 set_false_path -from [get_clocks $DDR_Local_Clock] -to [get_clocks $System_Clock_int]
25
26 ## Cutting the paths between the external oscillator clock
27 ## and the system clock since there is an asynchronous clock crosser between them
28 set_false_path -from [get_clocks {osc_clk}] -to [get_clocks $System_Clock_int]
29 set_false_path -from [get_clocks $System_Clock_int] -to [get_clocks {osc_clk}]
30
31 ## Cutting the paths between the external oscillator clock
32 ## and the system clock since there is an asynchronous clock crosser between them
33 set_false_path -from [get_clocks {osc_clk}] -to [get_clocks $DDR_Local_Clock]
34 set_false_path -from [get_clocks $DDR_Local_Clock] -to [get_clocks {osc_clk}]
35
36 ##SSRAM Constraints
37 set_output_delay -clock [get_clocks $SSRAM_Clock_ext] -reference_pin [get_ports {ssram_clk}] 2.4
38 [get_ports {ssram_adsc_n ssram_bw_n* ssram_bwe_n ssram_ce_n ssram_oe_n flash_ssram_a*
39 flash_ssram_d*}]
40 set_input_delay -clock [get_clocks $SSRAM_Clock_ext] -reference_pin [get_ports {ssram_clk}] 4.1
41 [get_ports {flash_ssram_d*}]
42 set_multicycle_path -from [get_ports {flash_ssram_d*} ] -setup -end 2
43

```

Quelltext 36: Synopsys-Design-Constraints-File (spi\_base.sdc)

## J.2 Quartus II Settings File

```

1 set_global_assignment -name FAMILY "Cyclone III"
2 set_global_assignment -name DEVICE EP3C25F324C8
3 set_global_assignment -name TOP_LEVEL_ENTITY spi_base_wrapper
4 set_global_assignment -name ORIGINAL_QUARTUS_VERSION "7.2 SP2"
5 set_global_assignment -name PROJECT_CREATION_TIME_DATE "14:46:41 MARCH 12, 2008"
6 set_global_assignment -name LAST_QUARTUS_VERSION "8.0 SP1"
7 set_global_assignment -name USE_GENERATED_PHYSICAL_CONSTRAINTS OFF -section_id eda_palace
8 set_global_assignment -name USER_LIBRARIES "C:/Programme/altera/72/ip/ddr_high_perf/lib;"
9 set_global_assignment -name DEVICE_FILTER_PACKAGE FBGA
10 set_global_assignment -name DEVICE_FILTER_PIN_COUNT 324

11 set_location_assignment PIN_V9 -to osc_clk
12 set_location_assignment PIN_N2 -to reset_n
13 set_location_assignment PIN_D18 -to flash_write_n
14 set_location_assignment PIN_E2 -to flash_select_n
15 set_location_assignment PIN_D17 -to flash_read_n
16 set_location_assignment PIN_C3 -to flash_reset_n
17 set_instance_assignment -name VIRTUAL_PIN ON -to flash_ssram_adr[0]
18 set_location_assignment PIN_E12 -to flash_ssram_adr[1]
19 set_location_assignment PIN_A16 -to flash_ssram_adr[2]
20 set_location_assignment PIN_B16 -to flash_ssram_adr[3]
21 set_location_assignment PIN_A15 -to flash_ssram_adr[4]
22 set_location_assignment PIN_B15 -to flash_ssram_adr[5]
23 set_location_assignment PIN_A14 -to flash_ssram_adr[6]
24 set_location_assignment PIN_B14 -to flash_ssram_adr[7]
25 set_location_assignment PIN_A13 -to flash_ssram_adr[8]
26 set_location_assignment PIN_B13 -to flash_ssram_adr[9]
27 set_location_assignment PIN_A12 -to flash_ssram_adr[10]
28 set_location_assignment PIN_B12 -to flash_ssram_adr[11]
29 set_location_assignment PIN_A11 -to flash_ssram_adr[12]
30 set_location_assignment PIN_B11 -to flash_ssram_adr[13]
31 set_location_assignment PIN_C10 -to flash_ssram_adr[14]
32 set_location_assignment PIN_D10 -to flash_ssram_adr[15]
33 set_location_assignment PIN_E10 -to flash_ssram_adr[16]
34 set_location_assignment PIN_C9 -to flash_ssram_adr[17]
35 set_location_assignment PIN_D9 -to flash_ssram_adr[18]
36 set_location_assignment PIN_A7 -to flash_ssram_adr[19]
37 set_location_assignment PIN_A6 -to flash_ssram_adr[20]
38 set_location_assignment PIN_B18 -to flash_ssram_adr[21]
39 set_location_assignment PIN_C17 -to flash_ssram_adr[22]
40 set_location_assignment PIN_C18 -to flash_ssram_adr[23]
41 set_location_assignment PIN_G14 -to flash_ssram_adr[24]
42 set_location_assignment PIN_B17 -to flash_ssram_adr[25]
43 set_location_assignment PIN_H3 -to flash_ssram_dat[0]
44 set_location_assignment PIN_D1 -to flash_ssram_dat[1]
45 set_location_assignment PIN_A8 -to flash_ssram_dat[2]
46 set_location_assignment PIN_B8 -to flash_ssram_dat[3]
47 set_location_assignment PIN_B7 -to flash_ssram_dat[4]
48 set_location_assignment PIN_C5 -to flash_ssram_dat[5]
49 set_location_assignment PIN_E8 -to flash_ssram_dat[6]
50 set_location_assignment PIN_A4 -to flash_ssram_dat[7]
51 set_location_assignment PIN_B4 -to flash_ssram_dat[8]
52 set_location_assignment PIN_E7 -to flash_ssram_dat[9]
53 set_location_assignment PIN_A3 -to flash_ssram_dat[10]
54 set_location_assignment PIN_B3 -to flash_ssram_dat[11]
55 set_location_assignment PIN_D5 -to flash_ssram_dat[12]
56 set_location_assignment PIN_B5 -to flash_ssram_dat[13]
57 set_location_assignment PIN_A5 -to flash_ssram_dat[14]
58 set_location_assignment PIN_B6 -to flash_ssram_dat[15]
59 set_location_assignment PIN_C16 -to flash_ssram_dat[16]
60 set_location_assignment PIN_D12 -to flash_ssram_dat[17]
61 set_location_assignment PIN_E11 -to flash_ssram_dat[18]
62 set_location_assignment PIN_D2 -to flash_ssram_dat[19]
63 set_location_assignment PIN_E13 -to flash_ssram_dat[20]
64 set_location_assignment PIN_E14 -to flash_ssram_dat[21]
65 set_location_assignment PIN_A17 -to flash_ssram_dat[22]
66 set_location_assignment PIN_D16 -to flash_ssram_dat[23]
67 set_location_assignment PIN_C12 -to flash_ssram_dat[24]
68 set_location_assignment PIN_A18 -to flash_ssram_dat[25]
69 set_location_assignment PIN_F8 -to flash_ssram_dat[26]
70 set_location_assignment PIN_D7 -to flash_ssram_dat[27]
71 set_location_assignment PIN_F6 -to flash_ssram_dat[28]
72 set_location_assignment PIN_E6 -to flash_ssram_dat[29]
```

```

1 set_location_assignment PIN_G6 -to flash_ssram_dat[30]
2 set_location_assignment PIN_C7 -to flash_ssram_dat[31]
3 set_location_assignment PIN_E9 -to ssram_outputenable_n
4 set_location_assignment PIN_F9 -to ssram_chipenable_n
5 set_location_assignment PIN_F10 -to ssram_bw_n[0]
6 set_location_assignment PIN_F11 -to ssram_bw_n[1]
7 set_location_assignment PIN_F12 -to ssram_bw_n[2]
8 set_location_assignment PIN_F13 -to ssram_bw_n[3]
9 set_location_assignment PIN_F7 -to ssram_adsc_n
10 set_location_assignment PIN_G13 -to ssram_bwe_n
11 set_location_assignment PIN_A2 -to ssram_clk
12 set_location_assignment PIN_A1 -to hsmc_clk
13 set_location_assignment PIN_D14 -to cpu_clk
14 set_location_assignment PIN_F1 -to button[0]
15 set_location_assignment PIN_F2 -to button[1]
16 set_location_assignment PIN_A10 -to button[2]
17 set_location_assignment PIN_B10 -to button[3]
18 set_location_assignment PIN_F13 -to led[0]
19 set_location_assignment PIN_P12 -to led[1]
20 set_location_assignment PIN_N12 -to led[2]
21 set_location_assignment PIN_N9 -to led[3]
22 set_location_assignment PIN_P13 -to led_0
23 set_location_assignment PIN_P12 -to led_1
24 set_location_assignment PIN_N12 -to led_2
25 set_location_assignment PIN_N9 -to led_3
26 set_location_assignment PIN_N8 -to sd_cs[0]
27 set_location_assignment PIN_L6 -to sd_mosi
28 set_location_assignment PIN_M2 -to sd_sclk
29 set_location_assignment PIN_M3 -to sd_miso
30 set_location_assignment PIN_E1 -to audio_sda
31 set_location_assignment PIN_F3 -to audio_scl
32 set_location_assignment PIN_M1 -to HC_AUD_ADCLRCK
33 set_location_assignment PIN_A9 -to HC_AUD_ADCDAT
34 set_location_assignment PIN_R2 -to HC_AUD_DACLRCK
35 set_location_assignment PIN_R1 -to HC_AUD_DACDAT
36 set_location_assignment PIN_E17 -to HC_AUD_BCLK
37 set_location_assignment PIN_A1 -to HC_AUD_XCK
38 set_location_assignment PIN_H6 -to eeprom_scl
39 set_location_assignment PIN_D3 -to eeprom_sda
40 set_location_assignment PIN_M5 -to HC_PS2_CLK
41 set_location_assignment PIN_T1 -to HC_PS2_DAT
42 set_location_assignment PIN_U2 -to mem_clk
43 set_location_assignment PIN_V2 -to mem_clk_n
44 set_location_assignment PIN_V1 -to mem_cs_n
45 set_location_assignment PIN_R13 -to mem_cke
46 set_location_assignment PIN_U1 -to mem_addr[0]
47 set_location_assignment PIN_U5 -to mem_addr[1]
48 set_location_assignment PIN_U7 -to mem_addr[2]
49 set_location_assignment PIN_U8 -to mem_addr[3]
50 set_location_assignment PIN_P8 -to mem_addr[4]
51 set_location_assignment PIN_P7 -to mem_addr[5]
52 set_location_assignment PIN_P6 -to mem_addr[6]
53 set_location_assignment PIN_T14 -to mem_addr[7]
54 set_location_assignment PIN_T13 -to mem_addr[8]
55 set_location_assignment PIN_V13 -to mem_addr[9]
56 set_location_assignment PIN_U17 -to mem_addr[10]
57 set_location_assignment PIN_V17 -to mem_addr[11]
58 set_location_assignment PIN_U16 -to mem_addr[12]
59 set_location_assignment PIN_V11 -to mem_ba[0]
60 set_location_assignment PIN_V12 -to mem_ba[1]
61 set_location_assignment PIN_V16 -to mem_ras_n
62 set_location_assignment PIN_T4 -to mem_cas_n
63 set_location_assignment PIN_U15 -to mem_we_n
64 set_location_assignment PIN_U4 -to mem_dq[0]
65 set_location_assignment PIN_V4 -to mem_dq[1]
66 set_location_assignment PIN_R8 -to mem_dq[2]
67 set_location_assignment PIN_V5 -to mem_dq[3]
68 set_location_assignment PIN_P9 -to mem_dq[4]
69 set_location_assignment PIN_U6 -to mem_dq[5]
70 set_location_assignment PIN_V6 -to mem_dq[6]
71 set_location_assignment PIN_V7 -to mem_dq[7]
72 set_location_assignment PIN_U13 -to mem_dq[8]
73 set_location_assignment PIN_U12 -to mem_dq[9]
74 set_location_assignment PIN_U11 -to mem_dq[10]
75 set_location_assignment PIN_V15 -to mem_dq[11]
76 set_location_assignment PIN_U14 -to mem_dq[12]
77 set_location_assignment PIN_R11 -to mem_dq[13]
78 set_location_assignment PIN_P10 -to mem_dq[14]

```

```

1 set_location_assignment PIN_V14 -to mem_dq[15]
2 set_location_assignment PIN_U3 -to mem_dqs[0]
3 set_location_assignment PIN_T8 -to mem_dqs[1]
4 set_location_assignment PIN_V3 -to mem_dm[0]
5 set_location_assignment PIN_V8 -to mem_dm[1]
6 set_location_assignment PIN_R4 -to HC_LCD_DATA[0]
7 set_location_assignment PIN_T17 -to HC_LCD_DATA[1]
8 set_location_assignment PIN_T18 -to HC_LCD_DATA[2]
9 set_location_assignment PIN_L16 -to HC_LCD_DATA[3]
10 set_location_assignment PIN_M17 -to HC_LCD_DATA[4]
11 set_location_assignment PIN_N6 -to HC_LCD_DATA[5]
12 set_location_assignment PIN_M13 -to HC_LCD_DATA[6]
13 set_location_assignment PIN_N13 -to HC_LCD_DATA[7]
14 set_location_assignment PIN_D14 -to HC_NCLK
15 set_location_assignment PIN_R17 -to HC_DEN
16 set_location_assignment PIN_M14 -to HC_HD
17 set_location_assignment PIN_L13 -to HC_VD
18 set_location_assignment PIN_R18 -to HC_GREST
19 set_location_assignment PIN_M6 -to HC_SCEN
20 set_location_assignment PIN_T2 -to HC_SDA
21 set_location_assignment PIN_N17 -to HC_ADC_PENIRQ_N
22 set_location_assignment PIN_L18 -to HC_ADC_DOUT
23 set_location_assignment PIN_K18 -to HC_ADC_BUSY
24 set_location_assignment PIN_U18 -to HC_ADC_DIN
25 set_location_assignment PIN_V18 -to HC_ADC_DCLK
26 set_location_assignment PIN_R5 -to HC_ADC_CS_N
27
28 set_instance_assignment -name CURRENT_STRENGTH_NEW 12MA -to ssram_adsc_n
29 set_instance_assignment -name CURRENT_STRENGTH_NEW 12MA -to ssram_bw_n
30 set_instance_assignment -name CURRENT_STRENGTH_NEW 12MA -to ssram_chipenable_n
31 set_instance_assignment -name CURRENT_STRENGTH_NEW 12MA -to ssram_outputenable_n
32 set_instance_assignment -name CURRENT_STRENGTH_NEW 12MA -to ssram_bwe_n
33 set_instance_assignment -name CURRENT_STRENGTH_NEW 12MA -to ssram_clk
34
35 set_instance_assignment -name TCO_REQUIREMENT "3.3 ns" -from * -to ssram_adsc_n
36 set_instance_assignment -name TCO_REQUIREMENT "3.3 ns" -from * -to ssram_bw_n
37 set_instance_assignment -name TCO_REQUIREMENT "3.3 ns" -from * -to ssram_bwe_n
38 set_instance_assignment -name TCO_REQUIREMENT "3.3 ns" -from * -to ssram_chipenable_n
39 set_instance_assignment -name TCO_REQUIREMENT "3.3 ns" -from * -to ssram_outputenable_n
40 set_instance_assignment -name TCO_REQUIREMENT "3.3 ns" -from * -to flash_ssram_adr
41 set_instance_assignment -name TSU_REQUIREMENT "6 ns" -from * -to flash_ssram_dat
42
43 set_instance_assignment -name PARTITION_HIERARCHY root_partition -to 1 -section_id Top
44 set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -section_id Top
45 set_global_assignment -name PARTITION_COLOR 2147039 -section_id Top
46 set_global_assignment -name LL_ROOT_REGION ON -section_id "Root Region"
47 set_global_assignment -name LL_MEMBER_STATE LOCKED -section_id "Root Region"
48
49 set_global_assignment -name RESERVE_DATA0_AFTER_CONFIGURATION "USE AS REGULAR IO"
50 set_global_assignment -name RESERVE_DATA1_AFTER_CONFIGURATION "USE AS REGULAR IO"
51 set_global_assignment -name RESERVE_DATA7_THROUGH_DATA2_AFTER_CONFIGURATION "USE AS REGULAR IO"
52 set_global_assignment -name RESERVE_FLASH_NCE_AFTER_CONFIGURATION "USE AS REGULAR IO"
53 set_global_assignment -name RESERVE_OTHER_AP_PINS_AFTER_CONFIGURATION "USE AS REGULAR IO"
54 set_global_assignment -name SEED 4
55 set_global_assignment -name CYCLONEII_OPTIMIZATION_TECHNIQUE SPEED
56 set_global_assignment -name ROUTER_TIMING_OPTIMIZATION_LEVEL MAXIMUM
57
58 set_global_assignment -name STRATIX_DEVICE_IO_STANDARD "2.5 V"
59
60 set_global_assignment -name ENABLE_ADVANCED_IO_TIMING ON
61 set_global_assignment -name DEVICE_FILTER_SPEED_GRADE 8
62 set_global_assignment -name POWER_PRESET_COOLING SOLUTION "23 MM HEAT SINK WITH 200 LFPM AIRFLOW"
63 set_global_assignment -name POWER_BOARD_THERMAL_MODEL "NONE (CONSERVATIVE)"
64 set_global_assignment -name CYCLONEIII_CONFIGURATION_SCHEME "ACTIVE PARALLEL"
65 set_global_assignment -name ON_CHIP_BITSTREAM_DECOMPRESSION OFF
66 set_global_assignment -name NUM_PARALLEL_PROCESSORS 2
67
68 set_global_assignment -name OPTIMIZE_FAST_CORNER_TIMING ON
69 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[0]
70 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[10]
71 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[11]
72 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[12]
73 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[1]
74 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[2]
75 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[3]
76 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[4]
77 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[5]
78 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to mem_addr[6]

```



```

1 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[11]
2 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[12]
3 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[13]
4 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[14]
5 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[15]
6 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[1]
7 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[2]
8 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[3]
9 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[4]
10 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[5]
11 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[6]
12 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[7]
13 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[8]
14 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dq[9]
15 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dqs[0]
16 set_instance_assignment -name OUTPUT_ENABLE_GROUP 1244174944 -to mem_dqs[1]
17 set_global_assignment -name TIMEQUEST_DO_REPORT_TIMING ON
18 set_global_assignment -name ENABLE_DA_RULE "C101, C102, C103, C104, C105, C106, R101, R102, R103,
19 R104, R105, T101, T102, A101, A102, A103, A104, A105, A106, A107, A108, A109, A110, S101, S102,
20 S103, S104, D101, D102, D103, H101, H102, M101, M102, M103, M104, M105"
21 set_global_assignment -name PHYSICAL_SYNTHESIS_COMBO_LOGIC ON
22 set_global_assignment -name PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION ON
23 set_global_assignment -name PHYSICAL_SYNTHESIS_ASYNCNCHRONOUS_SIGNAL_PIPELINING ON
24 set_global_assignment -name PHYSICAL_SYNTHESIS_REGISTER_RETIMING ON
25 set_global_assignment -name PHYSICAL_SYNTHESIS_EFFORT EXTRA
26 set_global_assignment -name PHYSICAL_SYNTHESIS_COMBO_LOGIC_FOR_AREA ON
27 set_global_assignment -name PHYSICAL_SYNTHESIS_MAP_LOGIC_TO_MEMORY_FOR_AREA ON
28 set_global_assignment -name NOMINAL_CORE_SUPPLY_VOLTAGE 1.2V
29 set_global_assignment -name SDC_FILE ddr_sdram_phy_ddr_timing.sdc
30 set_global_assignment -name BDF_FILE spi_base_wrapper.bdf
31 set_global_assignment -name QIP_FILE spi_base.qip
32 set_global_assignment -name SDC_FILE spi_base.sdc
33 set_global_assignment -name VERILOG_FILE audio_join.v
34 set_global_assignment -name VERILOG_FILE touch_panel_clock_mux.v

```

Quelltext 37: Quartus II Settings File (spi\_base.qsf)

## Abbildungsverzeichnis

Abbildung 1: Implementierungsbeispiel Instruktionssystem.....	4
Abbildung 2: Fraunhofer Audio-Plattform, Quelle: Fraunhofer Institute, CorePool, 2002...	5
Abbildung 3: Entwicklungssystem mit den verwendeten Schnittstellen. Quelle: Nios II Embedded Evaluation Kit Quick start guide.....	6
Abbildung 4: Ordnerstruktur der Beispielanwendungen.....	8
Abbildung 5: Projekt-Explorer mit „Hello World“-Projekt.....	8
Abbildung 6: PS/2 Timing, Quelle: Wikipedia.....	10
Abbildung 7: PS/2 Core mit Avalon-MM (Memory Mapping).....	11
Abbildung 8: PS/2 Blockdiagramm.....	11
Abbildung 9: IP-Core Entwicklungsprozess Übersicht.....	12
Abbildung 10: SOPC-Builder Systemdefinition mit Minimalprojekt, bestehend aus CPU, On-Chip RAM und JTAG UART.....	13
Abbildung 11: Generiertes System integriert in Quartus II Projekt und grafisches Top- Modul.....	13
Abbildung 12: Altera's Component Editor mit Signalzuordnung.....	14
Abbildung 13: Wishbone- zu Avalon-Bus wrapping.....	14
Abbildung 14: Iterativer System-Entwicklungsprozess.....	15
Abbildung 15: Wellenformdarstellung einer Testbench-Simulation.....	16
Abbildung 16: Ebenen eines HAL-basierten Systems.....	17
Abbildung 17: System-Library-Project als Verbindung zwischen SOC und Applikation... 18	18
Abbildung 18: Ausschnitt aus der GNU-Profiler-Ausgabe.....	18
Abbildung 19: Software Entwicklungsprozess.....	19
Abbildung 20: Teilung des Systemaufbaus in Hard- und Software.....	20
Abbildung 21: Komponenten aus unterschiedlichen Quellen werden im System kombiniert.....	21
Abbildung 22: Prozessoraufwand bei der SPI-Datenübertragung und Optimierung im Vergleich.....	22
Abbildung 23: SPI-Master Blockdiagramm.....	24
Abbildung 24: SPI-Master Transceiver- Zustandsautomat.....	25
Abbildung 25: SPI-Master Modul-Hierarchie.....	26

<b>Abbildung 26: SPI-Master Simulation, Wellenformdarstellung der Transfer-Operation....</b>	<b>27</b>
<b>Abbildung 27: SPI-Master System Integration (Bussystem Darstellung).....</b>	<b>28</b>
<b>Abbildung 28: SD-Karten Lesegeschwindigkeitsmessung bei unterschiedlichen Optimierungsphasen.....</b>	<b>30</b>
<b>Abbildung 29: WM8731-CODEC Schnittstellen (Schaltungsausschnitt). Quelle: LCD Multimedia Daughtercard Reference Manual .....</b>	<b>31</b>
<b>Abbildung 30: WM8731 Audiodaten Protokoll („Left Justified Mode“).....</b>	<b>31</b>
<b>Abbildung 31: WM8731 IP-Core Blockdiagramm mit Darstellung der Clock-Domains.....</b>	<b>32</b>
<b>Abbildung 32: WM8731 IP-Core Sende- und Empfangs-Zustandsautomaten mit gemeinsamem Idle-Zustand.....</b>	<b>34</b>
<b>Abbildung 33: Sende- bzw. Empfangs-FIFO mit unterschiedlich breiten Samples gefüllt</b>	<b>34</b>
<b>Abbildung 34: Signal Synchronisations-Logik.....</b>	<b>36</b>
<b>Abbildung 35: Glitch-freie Takt-Umschaltung.....</b>	<b>36</b>
<b>Abbildung 36: WM8731 IP-Core Modul-Hierarchie.....</b>	<b>37</b>
<b>Abbildung 37: Wellenformdarstellung der RTL-Simulation.....</b>	<b>38</b>
<b>Abbildung 38: WM8731-Core System Integration (Bussystem Darstellung).....</b>	<b>39</b>
<b>Abbildung 39: Schematischer Aufbau der 64-Bit-ALU.....</b>	<b>42</b>
<b>Abbildung 40: 64-Bit-ALU Modul-Hierarchie.....</b>	<b>43</b>
<b>Abbildung 41: 64-Bit-ALU RTL-Simulation.....</b>	<b>44</b>
<b>Abbildung 42: 64-Bit-ALU System-Integration (SOPC-Builder Ausschnitt).....</b>	<b>45</b>
<b>Abbildung 43: Hardwareorientierte Darstellung des Systemaufbaus.....</b>	<b>47</b>
<b>Abbildung 44: Audio-Plattform Projektstruktur.....</b>	<b>48</b>
<b>Abbildung 45: System Clock-Domains.....</b>	<b>49</b>
<b>Abbildung 46: Systemkomponenten mit Avalon-Busverbindung.....</b>	<b>50</b>
<b>Abbildung 47: System-Bridges (Clock-Crossing-, Pipeline- und Tristate-Bridges).....</b>	<b>52</b>
<b>Abbildung 48: Schematischer Aufbau der Audio-Plattform-Softwarebibliothek mit Kennzeichnung der HAL-Devices.....</b>	<b>54</b>
<b>Abbildung 49: Lesegeschwindigkeitsmessung mit unterschiedlichen SD-Karten.....</b>	<b>57</b>
<b>Abbildung 50: Schreibgeschwindigkeitsmessung mit unterschiedlichen SD-Karten.....</b>	<b>57</b>
<b>Abbildung 51: Rechenzeitverteilung der Lesezeit.....</b>	<b>58</b>
<b>Abbildung 52: Rechenzeitverteilung der Schreibzeit .....</b>	<b>58</b>
<b>Abbildung 53: Streaming-API.....</b>	<b>59</b>
<b>Abbildung 54: GUI-API Nachrichten-Verteilung (Event-Dispatching).....</b>	<b>64</b>

<b>Abbildung 55: MP3-Decoder-Verzeichnisstruktur.....</b>	<b>66</b>
<b>Abbildung 56: Grafisches Benutzerinterface.....</b>	<b>69</b>
<b>Abbildung 57: „open juke“ Zustandsautomat.....</b>	<b>70</b>
<b>Abbildung 58: "open juke"-Flussdiagramm der main-Funktion.....</b>	<b>72</b>

## Quelltextverzeichnis

Quelltext 1: 64-Bit-ALU Testbench Quelltext-Ausschnitt.....	44
Quelltext 2: MP3-Decoder Erweiterung unter Verwendung der 64-Bit-ALU Befehle.....	67
Quelltext 3: SPI-Master Testprogramm.....	83
Quelltext 4: SD-Treiber Testprogramm.....	84
Quelltext 5: PS/2, PIO-Button Treiber und Queue API Testprogramm.....	85
Quelltext 6: Schreib-Lesegeschwindigkeitsmess-Programm.....	88
Quelltext 7: SPI-Master Definitionsdatei (spi_masterDefines.v).....	90
Quelltext 8: SPI-Master Top-Modul (spi_master_top.v).....	95
Quelltext 9: SPI-Master Transceiver (spi_master_transceiver.v).....	102
Quelltext 10: SPI-Master Testbench (spi_master_tb.v).....	105
Quelltext 11: WM8731 IP-Core Definitionsdatei (wm8731Defines.v).....	106
Quelltext 12: WM8731 IP-Core Top-Modul (wm8731_top.v).....	111
Quelltext 13: WM8731 IP-Core Transmitter (wm8731_transmitter.v).....	118
Quelltext 14: Takt-Multiplexer (gf_mux.v).....	119
Quelltext 15: Synchronisations-Logik (ptt_ttp.v).....	119
Quelltext 16: WM8731 IP-Core Testbench (wm8731_tb.v).....	123
Quelltext 17: 64-Bit-ALU Definitionsdatei (mult64Defines.v).....	124
Quelltext 18: 64-Bit-ALU Top-Modul (mult64_top.v).....	131
Quelltext 19: 64-Bit-ALU Testbench (mult64_tb.v).....	135
Quelltext 20: Opencore PS/2 Wishbone-zu-Avalon-Wrapper (oc_ps2_master.v).....	136
Quelltext 21: Opencore SPI Wishbone-zu-Avalon-Wrapper (oc_spi_master_top.v).....	137
Quelltext 22: Opencore I2C Wishbone-zu-Avalon-Wrapper (i2c_master.v).....	138
Quelltext 23: 16-24-Bit Pixel-Converter (lcd_16bit_top.v).....	139
Quelltext 24: Touchpanel Clock-Multiplexer touch_panel_clock_mux.v.....	139
Quelltext 25: 64-Bit-ALU Header-Datei alu64.h.....	142
Quelltext 26: Angepasste MP3-Decoder Polyphase-Routinen nios2_polyphase.c.....	145
Quelltext 27: Altera SPI-Master Treiber Header-Datei alt_spi_master.h.....	147
Quelltext 28: Altera SPI-Master Treiber alt_spi_master.c.....	150
Quelltext 29: SPI-Master Register Header-Datei spi_master_regs.h.....	151

<b>Quelltext 30: SPI-Master Header-Datei spi_master.h.....</b>	<b>152</b>
<b>Quelltext 31: SPI-Master Treiber-Implementierung spi_master.c.....</b>	<b>156</b>
<b>Quelltext 32: MMC/SD-Karten Protokoll-Header-Datei mmc_card.h.....</b>	<b>160</b>
<b>Quelltext 33: MMC/SD-Karten Treiber-Implementierung mmc_spi.c.....</b>	<b>172</b>
<b>Quelltext 34: "open juke"-Referenzanwendung Hauptprogramm main.c.....</b>	<b>188</b>
<b>Quelltext 35: "open juke"-Referenzanwendung GUI-Header-Datei oj_gui.h.....</b>	<b>189</b>
<b>Quelltext 36: Synopsys-Design-Constraints-File (spi_base.sdc).....</b>	<b>191</b>
<b>Quelltext 37: Quartus II Settings File (spi_base.qsf).....</b>	<b>196</b>

## Tabellenverzeichnis

<b>Tabelle 1: SPI-Master EA-Register.....</b>	<b>23</b>
<b>Tabelle 2: SPI-Master Operationen (Jobs).....</b>	<b>23</b>
<b>Tabelle 3: SPI-Master Treiber-Funktionen.....</b>	<b>29</b>
<b>Tabelle 4: WM8731-Core EA-Register.....</b>	<b>33</b>
<b>Tabelle 5: Abweichungen von den Referenz-Frequenzen.....</b>	<b>39</b>
<b>Tabelle 6: WM8731 I2C-Konfigurations-Interface-Funktionen.....</b>	<b>40</b>
<b>Tabelle 7: WM8731 IP-Core Treiber-Funktionen.....</b>	<b>40</b>
<b>Tabelle 8: 64-Bit-ALU Parameter.....</b>	<b>45</b>
<b>Tabelle 9: Systemkomponenten.....</b>	<b>50</b>
<b>Tabelle 10: Nios II Konfiguration.....</b>	<b>51</b>
<b>Tabelle 11: FPGA-Ressourcen-Verbrauch.....</b>	<b>53</b>
<b>Tabelle 12: SD-Karten Treiber-Dateien.....</b>	<b>55</b>
<b>Tabelle 13: FAT-Filesystem Treiber-Dateien.....</b>	<b>56</b>
<b>Tabelle 14: Opencore I2C-Treiber.....</b>	<b>59</b>
<b>Tabelle 15: Audio-API-Funktionen.....</b>	<b>60</b>
<b>Tabelle 16: WAV-API Funktionen.....</b>	<b>60</b>
<b>Tabelle 17: Gekapselte MP3-Decode- API innerhalb der Audio-Plattform.....</b>	<b>60</b>
<b>Tabelle 18: PIO-LCD-Treiber API.....</b>	<b>61</b>
<b>Tabelle 19: Framebuffer-API.....</b>	<b>61</b>
<b>Tabelle 20: Grafik API.....</b>	<b>62</b>
<b>Tabelle 21: Altera-SPI Treiber Funktionen.....</b>	<b>62</b>
<b>Tabelle 22: Touchpanel-Treiber.....</b>	<b>63</b>
<b>Tabelle 23: Ausschnitt aus den GUI-API Funktionen.....</b>	<b>63</b>
<b>Tabelle 24: GUI-API Button Funktionen.....</b>	<b>64</b>
<b>Tabelle 25: PS/2 Tastatur-Treiber-Funktionen.....</b>	<b>64</b>
<b>Tabelle 26: PIO-Button-Treiber.....</b>	<b>65</b>
<b>Tabelle 27: Queue-API.....</b>	<b>65</b>
<b>Tabelle 28: Audio-Plattform Integration, Linker- und Compiler-Einstellungen.....</b>	<b>66</b>
<b>Tabelle 29: Helix MP3-Decoder-API.....</b>	<b>68</b>

<b>Tabelle 30: MP3-Decoder Integration, Linker- und Compiler Einstellungen.....</b>	<b>68</b>
<b>Tabelle 31: Steuerbefehle der Referenzapplikation.....</b>	<b>75</b>
<b>Tabelle 32: Entwicklungswerkzeuge.....</b>	<b>76</b>
<b>Tabelle 33: Avalon zu Wishbone Signalzuordnung.....</b>	<b>77</b>
<b>Tabelle 34: Erstellte Quartus II Projekte.....</b>	<b>78</b>
<b>Tabelle 35: Erstellte Nios II Projekte.....</b>	<b>79</b>
<b>Tabelle 36: 64-Bit-ALU Befehlssatz.....</b>	<b>81</b>
<b>Tabelle 37: Ergebnisse der Schreib-Lesegeschwindigkeits-Messung (Maximal-Werte sind hervorgehoben).....</b>	<b>82</b>
<b>Tabelle 38: Ergebnisse der Schreib- und Lesezeitmessung mit Verteilung der Rechenzeit auf FAT-Dateihandling und SD-Datentransfer.....</b>	<b>82</b>

## Abkürzungsverzeichnis

AHDL	Altera Hardware Description Language
ALU	Arithmetic Logical Unit
API	Application Programming Interface
ARM	Acorn Risc Machine
CAN	Controller Area Network
CCB	Clock Crossing Bridge
CDC	Clock Domain Crossing
CODEC	Coder Decoder
CPU	Central Processing Unit
CS	Chip Select
CVS	Concurrent Versions System
DMA	Direct Memory Access
EA	Eingang/Ausgang
EDA	Electronic Design Automation
EDS	Embedded Design Suite
EEPROM	Electrically Erasable Programmable Read-Only Memory
ELF	Executable and Linking Format
FAT	File Allocation Table
FIFO	First In First Out
FPGA	Field Programmable Gate Array
GPU	Graphics Processing Unit
GUI	Graphical User Interface
HAL	Hardware Abstraction Layer
HDL	Hardware Description Language
IC	Integrated Circuit
IDE	Integrated Development Environment
IP	Intellectual Property
IRQ	Interrupt Request
ISR	Interrupt Service Routine

JTAG	Joint Test Action Group
LCD	Liquid Crystal Display
LE	Logic Element
LIN	Local Interconnect Network
MOSI	Master out slave in
MISO	Master in slave out
NIC	Network Interface Card
PIO	Parallel Input/Output
PLL	Phase-locked loop
RAM	Random Access Memory
RTL	Register Transfer Level
SCLK	Slave Clock
SD	Secure Digital
SOC	System On a Chip
SOF	SRAM Object File
SOPC	System On a Programmable Chip
SPI	Synchronous Serial Interface
UART	Universal Asynchronous Receiver Transmitter
VHDL	Very High Speed Integrated Circuit Hardware Description Language

## Literaturverzeichnis

- [1] **NXP**: LPC2880; LPC2888 - 16/32-bit ARM microcontrollers; 8 kB cache, up to 1 MB flash, Hi-Speed USB 2.0 device, and SDRAM memory interface, [www.nxp.com/pip/LPC2880\\_LP-C2888\\_3.html](http://www.nxp.com/pip/LPC2880_LP-C2888_3.html), letzter Zugriff 24.07.08
- [2] **Fraunhofer Institute Integrated Circuits**: Audio Platform, <http://www.corepool.com/products/audio/index.htm>, letzter Zugriff 24.07.08
- [3] **ARC International**: Market Ready Audio, Video, and Imaging Solutions, <http://www.arc.com/productsandsolutions/index.html>, letzter Zugriff 24.07.08
- [4] **Altera Corporation**: Nios II Embedded Evaluation Kit - Cyclone III Edition, 10/2007, <http://www.altera.com/products/devkits/altera/kit-cyc3-embedded.html#documentation>, letzter Zugriff: 14.08.08
- [5] **Kesel, F.; Bartholomä, R.**: Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Oldenbourg, 2006
- [6] **Smith, D.J.**: VHDL & Verilog Compared & Contrasted, <http://www.angelfire.com/in/rajes-h52/verilogvhdl.html>, letzter Zugriff: 10.07.08
- [7] **Hoppe, B.**: Verilog: Modellbildung für Synthese und Verifikation, Oldenburg Verlag, 2006 München.
- [8] **Altera Corporation**: Quartus II Software—Subscription Edition and Web Edition Comparison, [http://www.altera.com/products/software/products/quartus2web/features/sof-quarweb\\_features.html](http://www.altera.com/products/software/products/quartus2web/features/sof-quarweb_features.html), letzter Zugriff: 24.07.08
- [9] **Altera Corporation**: OpenCore Plus Evaluation of Megafunctions, 11/2007, <http://www.altera.com/literature/an/an320.pdf>, letzter Zugriff: 19.07.08
- [10] **Altera Corporation**: Quartus II Development Software Literature, <http://www.altera.com/literature/lit-qts.jsp>, letzter Zugriff: 11.07.08
- [11] **Wikipedia**: IP-Core, <http://de.wikipedia.org/wiki/IP-Core>, letzter Zugriff: 22.06.08
- [12] **Altera Corporation**: System Interconnect Fabric for Memory-Mapped Interfaces, 03/2008, [http://www.altera.com/literature/hb/qts/qts\\_qii54003.pdf](http://www.altera.com/literature/hb/qts/qts_qii54003.pdf), letzter Zugriff: 10.07.08
- [13] **Hamblen, J. O.**: Rapid Prototyping of Digital Systems - SOPC Edition, Springer Verlag, 2008
- [14] **Altera Corporation**: Developing Components for SOPC Builder, Quartus II 7.2 Handbook, Volume 4, 10/2007, <http://www.altera.com/literature/lit-qts.jsp>, letzter Zugriff: 07.07.08
- [15] **Herveille, R.; OPENCORES.ORG**: WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores, [http://www.opencores.org/projects.cgi/web/wishbone/wbspec\\_b3.pdf](http://www.opencores.org/projects.cgi/web/wishbone/wbspec_b3.pdf), letzter Zugriff: 07.07.08

- [16] **Altera Corporation:** Mentor Graphics ModelSim Support, 05/2008,  
[http://www.altera.com/literature/hb/qts/qts\\_qii53001.pdf](http://www.altera.com/literature/hb/qts/qts_qii53001.pdf), letzter Zugriff: 12.08.08
- [17] **Altera Corporation:** Quartus II Verification Methods, [http://www.altera.com/products/software/products/quartus2/verification/qts-design\\_flow-verification2.html](http://www.altera.com/products/software/products/quartus2/verification/qts-design_flow-verification2.html), letzter Zugriff: 12.07.08
- [18] **Altera Corporation:** Developing Device Drivers for the Hardware Abstraction Layer, 5/2008, [http://www.altera.com/literature/hb/nios2/n2sw\\_nii52005.pdf](http://www.altera.com/literature/hb/nios2/n2sw_nii52005.pdf). Letzter Zugriff: 26.07.08
- [19] **Altera Corporation:** Profiling Nios II Systems, 7/2008,  
<http://www.altera.com/literature/an/an391.pdf>. Letzter Zugriff: 27.07.08
- [20] **MAXIM:** MAX3378,  $\pm 15\text{kV}$  ESD-Protected,  $1\mu\text{A}$ , 16Mbps, Dual/Quad Low-Voltage Level Translators in UCSP, 11/2007 Rev.2
- [21] **Altera Corporation:** Single- and Dual-Clock FIFO Megafunction, 05/2007 Version 4.0,  
[http://www.altera.com/literature/ug/ug\\_fifo.pdf](http://www.altera.com/literature/ug/ug_fifo.pdf), letzter Zugriff: 01.08.08
- [22] **Altera Corporation:** Avalon Interface Specifications, 03/2008 Version 1.0, [http://www.altera.com/literature/manual/mnl\\_avalon\\_spec.pdf](http://www.altera.com/literature/manual/mnl_avalon_spec.pdf), letzter Zugriff: 07.07.08
- [23] **Altera Corporation:** Avalon Memory-Mapped Bridges, Quartus II 8.0 Handbook, Volume 4, 05/2008, [http://www.altera.com/literature/hb/qts/qts\\_qii54020.pdf](http://www.altera.com/literature/hb/qts/qts_qii54020.pdf), letzter Zugriff: 02.08.08
- [24] **Altera Corporation:** LCD Multimedia Daughtercard - Reference Manual, 11/2007
- [25] **Crews, M.; Yuenyongsgool, Y.:** Practical design for transferring signals between clock domains, <http://www.edn.com/contents/images/276202.pdf>, Philips Semiconductors, 2003, letzter Zugriff: 14.08.08
- [26] **Altera Corporation:** Using DCIFIFO for Data Transfer between Asynchronous Clock Domains, 12/2007, <http://www.altera.com/literature/an/an473.pdf>, letzter Zugriff: 09.08.08
- [27] **Rafey, M.:** Glitch protection for unrelated clock sources, <http://www.design-reuse.com/articles/5827/techniques-to-make-clock-switching-glitch-free.html>, EEdesign, 2003, letzter Zugriff: 14.08.08
- [28] **Wolfson Microelectronics:** WM8731, Portable Internet Audio CODEC with Headphone Driver and Programmable Sample Rates, Datenblatt,  
<http://www.wolfsonmicro.com/products/WM8731>, letzter Zugriff: 07.07.08
- [29] **Altera Corporation:** Nios II Processor, 05/2008,  
[http://www.altera.com/literature/hb/nios2/n2cpu\\_nii5v1\\_01.pdf](http://www.altera.com/literature/hb/nios2/n2cpu_nii5v1_01.pdf), letzter Zugriff: 27.08.08
- [30] **Zimmermann, B.; Wolf, D.:** LogFrog - Ein Langzeitdatenerfassungssystem, Studienarbeit, Fachhochschule Bielefeld, Juli 2007
- [31] **SanDisk:** Secure Digital Card, Product Manual, 2003 Version 1.9,  
<http://www.cs.ucr.edu/~amitra/sdcard/ProdManualSDCardv1.9.pdf>, letzter Zugriff: 07.07.08

- [32] **Schwarz, A.**: ARM MP3/AAC Player,  
[http://www.mikrocontroller.net/articles/ARM\\_MP3/AAC\\_Player](http://www.mikrocontroller.net/articles/ARM_MP3/AAC_Player), letzter Zugriff: 08.08.08
- [33] **Altera Corporation**: Nios II Custom Instruction - User Guide, 2007 Version 1.4,  
[http://www.altera.com/literature/ug/ug\\_nios2\\_custom\\_instruction.pdf](http://www.altera.com/literature/ug/ug_nios2_custom_instruction.pdf), letzter Zugriff:  
07.07.08
- [34] **Altera Corporation**: RAM Megafunction, User Guide, 03/2007, [http://www.altera.com/literature/ug/ug\\_ram.pdf](http://www.altera.com/literature/ug/ug_ram.pdf), letzter Zugriff: 07.08.08
- [35] **Altera Corporation**: The LPM Quick Reference Guide, 12/1996, <http://www.altera.com/literature/catalogs/lpm.pdf>, letzter Zugriff: 07.08.08
- [36] **Altera Corporation**: Scatter-Gather DMA Controller Core, [http://www.altera.com/literature/hb/nios2/qts\\_qii55003.pdf](http://www.altera.com/literature/hb/nios2/qts_qii55003.pdf), Letzter Zugriff: 03.09.08
- [37] **Analog Devices**: AD7843, Touch Screen Digitizer, Datenblatt, <http://www.analog.com/en/analog-to-digital-converters/ad-converters/AD7843/products/product.html>, Letzter Zugriff:  
07.07.08